JPS61131613A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JPS61131613A JPS61131613A JP59253286A JP25328684A JPS61131613A JP S61131613 A JPS61131613 A JP S61131613A JP 59253286 A JP59253286 A JP 59253286A JP 25328684 A JP25328684 A JP 25328684A JP S61131613 A JPS61131613 A JP S61131613A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- generating means
- turned
- transistor
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 230000001360 synchronised effect Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000002955 isolation Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、駆膀回路、特に、スイッチング素子を駆動
する駆動回路に関する。
する駆動回路に関する。
［従来の技術］
従来のたとえば大電力バイポーラトランジスタなどのス
イッチング素子は駆動回路からの信号波形に応答してス
イッチング動作を行なっていた。
イッチング素子は駆動回路からの信号波形に応答してス
イッチング動作を行なっていた。
［発明が解決しようとする問題点］
第４図は従来の駆動回路における入力信号および出力信
号の波形を示す図である。
号の波形を示す図である。
第５図は理想的な駆動回路の入出力信号の波形を示す図
である。第４図、第５図を比較して見られるように、従
来の駆動回路においては、その入力信号（第４図の（ａ
））に対し出力信号（第４図の（ｂ））の応答の遅延時
間ｔＩ＋１２がとも 。
である。第４図、第５図を比較して見られるように、従
来の駆動回路においては、その入力信号（第４図の（ａ
））に対し出力信号（第４図の（ｂ））の応答の遅延時
間ｔＩ＋１２がとも 。
に長＜（ｒ＋＞ｊｓ、ｊｚ＞ｊ４）、また、出力信号の
立上がりの上昇率ｄｌａ 、 ／ｄｔが小さく（（ｄｌ
ａ ＋ ／ｄｔ） ＜ （ｄｉａ ａ ／ｄｔ） ）
、かつ立下がりの下降率ｄｌａ ２／ｄｔも小さい（（
ｄｌａ ２ ／ｄｔ）＜ （ｄｌａ ４ ／ｄｔ） ）
。また、逆バイアス電流に変換するまでの逆転時間も長
いという欠点があった。
立上がりの上昇率ｄｌａ 、 ／ｄｔが小さく（（ｄｌ
ａ ＋ ／ｄｔ） ＜ （ｄｉａ ａ ／ｄｔ） ）
、かつ立下がりの下降率ｄｌａ ２／ｄｔも小さい（（
ｄｌａ ２ ／ｄｔ）＜ （ｄｌａ ４ ／ｄｔ） ）
。また、逆バイアス電流に変換するまでの逆転時間も長
いという欠点があった。
それゆえ、この発明は、上述のような従来の欠点を除去
し、出力信号の立上がりおよび立下がりの応答性を改善
し、かつ出力信号（電流）今レベルを一定とし、かつさ
らにＴＴＬでインターフェイスのとれる駆動回路を提供
することである。
し、出力信号の立上がりおよび立下がりの応答性を改善
し、かつ出力信号（電流）今レベルを一定とし、かつさ
らにＴＴＬでインターフェイスのとれる駆動回路を提供
することである。
［問題点を解決するための手段］
この発明による駆動回路は、駆動回路の入力段に入力信
号（駆動信号）発生源と駆動回路とを電気的に絶縁する
回路手段と、駆動回路の最終段（出力段）に高速動作が
可能な、たとえばパワーＭＯ８ＦＥＴ （金属酸化膜電
界効果型トランジスタ）を用いて構成される。
号（駆動信号）発生源と駆動回路とを電気的に絶縁する
回路手段と、駆動回路の最終段（出力段）に高速動作が
可能な、たとえばパワーＭＯ８ＦＥＴ （金属酸化膜電
界効果型トランジスタ）を用いて構成される。
［作用］
まず、入力段に用いた電気的絶縁回路により入力信号と
出力信号とが電気的に絶縁されるので、入力信号に含ま
れる電気的ノイズが除去され、出力信号の波形整形が容
易となる。
出力信号とが電気的に絶縁されるので、入力信号に含ま
れる電気的ノイズが除去され、出力信号の波形整形が容
易となる。
また、出力段に用いたＭＯＳ Ｆ Ｅ Ｔの高速動作に
より、出力信号の立上がりおよび立下がりの応答性が大
幅に改善され、駆動されるスイッチング素子のスイッチ
時間が大幅低減され、スイッチング損失も低減すること
になる。
より、出力信号の立上がりおよび立下がりの応答性が大
幅に改善され、駆動されるスイッチング素子のスイッチ
時間が大幅低減され、スイッチング損失も低減すること
になる。
また、ｉａｎ段（出力段）に使用されるＭＯＳ ＦＥＴ
は、電圧駆動されるので、駆動回路全体の電力損失が小
さくて済み駆動回路に用いられる電源の容量を非常に小
さくすることができる。
は、電圧駆動されるので、駆動回路全体の電力損失が小
さくて済み駆動回路に用いられる電源の容量を非常に小
さくすることができる。
また、出力段のＭＯＳＦＥＴにより定電流回路が容易に
構成される。
構成される。
〔発明の実施ｖ１４１
第１図はこの発明による駆動回路のブロック図である。
第２図は第１図の回路の各部の信号波形図である。以下
、第１図および第２図を参照して駆動回路の構成および
動作について説明する。この発明による駆動回路は、入
力信号１を受けて、入力信号および出力信号の電気的絶
縁を行ない、入力信号の波形整形を容易に行なう電気的
絶縁回路５１と、電気的絶縁回路５１からの信号を受け
て、その出力信号の立下がりに同期して、基準レベルか
ら角のレベルへ立下がる信号を発生する逆電流パルス発
生回路５２と、電気的絶縁回路５１からの信号を受けて
、その信号の立上がりおよび立下がりに応答して立上が
り、立下がる信号を発生する正電流パルス発生回路５３
と、逆電流パルス発生回路５２からの信号を受けて、そ
の信号の立下がりに応答してゼロレベルから立下がる信
号を発生する負電流パルス発生回路５４と、正電流パル
ス発生回路５３および負電流パルス発生回路５４からの
信号を受けて、スイッチング素子７を駆動する信号を発
生するＭＯＳＦＥＴで構成される出力段５５とから構成
される。
、第１図および第２図を参照して駆動回路の構成および
動作について説明する。この発明による駆動回路は、入
力信号１を受けて、入力信号および出力信号の電気的絶
縁を行ない、入力信号の波形整形を容易に行なう電気的
絶縁回路５１と、電気的絶縁回路５１からの信号を受け
て、その出力信号の立下がりに同期して、基準レベルか
ら角のレベルへ立下がる信号を発生する逆電流パルス発
生回路５２と、電気的絶縁回路５１からの信号を受けて
、その信号の立上がりおよび立下がりに応答して立上が
り、立下がる信号を発生する正電流パルス発生回路５３
と、逆電流パルス発生回路５２からの信号を受けて、そ
の信号の立下がりに応答してゼロレベルから立下がる信
号を発生する負電流パルス発生回路５４と、正電流パル
ス発生回路５３および負電流パルス発生回路５４からの
信号を受けて、スイッチング素子７を駆動する信号を発
生するＭＯＳＦＥＴで構成される出力段５５とから構成
される。
上述のような構成による駆動回路を用いれば、出力信号
はＭＯＳＦＥＴの高速動作に応答した信号となるので、
第５図に示される理想の出力信号波形が容易に得られる
。
はＭＯＳＦＥＴの高速動作に応答した信号となるので、
第５図に示される理想の出力信号波形が容易に得られる
。
第３図は第１図の駆動回路の具体化した一例であるパワ
ートランジスタの駆動回路の一実施例の回路構成図であ
る。図において、第１図のブロック図と対照させながら
その回路構成について説明する。
ートランジスタの駆動回路の一実施例の回路構成図であ
る。図において、第１図のブロック図と対照させながら
その回路構成について説明する。
まず、入力信号１を受ける電気的絶縁回路は、フォトカ
ブラ９と、フォトカプラ９の入力部の電流を制限する抵
抗８の直列体で構成される。
ブラ９と、フォトカプラ９の入力部の電流を制限する抵
抗８の直列体で構成される。
逆電流パルス発生回路は単安定マルチパイプレーク１０
と単安定マルチバイブレータ１０を駆動するために必要
な抵抗１１．１２とコンデンサ１３とから構成される。
と単安定マルチバイブレータ１０を駆動するために必要
な抵抗１１．１２とコンデンサ１３とから構成される。
フォトカプラ９と単安定マルチバイブレータ１２は電源
２からの電圧によって駆動される。
２からの電圧によって駆動される。
正電流パルス発生回路は、フォトカプラ９からの信号を
ベースに受けてオン・オフ動作するＮＰＮトランジスタ
１６とＮＰＮトランジスタ１６のオン・オフに同期して
オンオフするＰＮＰトランジスタ２３とから構成される
。ＮＰＮトランジスタ１６のコレクタは抵抗１９．２０
を介して、またＰＮＰトランジスタ２３のエミッタは直
接１に源３に接続される。
ベースに受けてオン・オフ動作するＮＰＮトランジスタ
１６とＮＰＮトランジスタ１６のオン・オフに同期して
オンオフするＰＮＰトランジスタ２３とから構成される
。ＮＰＮトランジスタ１６のコレクタは抵抗１９．２０
を介して、またＰＮＰトランジスタ２３のエミッタは直
接１に源３に接続される。
負電流パルス発生回路は、単安定マルチバイブレータ１
０からの信号を、逆方向に接続される定電圧ダイオード
１４を介してそのベースに受けてオン・オフ動作をする
ＰＮＰトランジスタ１７と、ＰＮＰトランジスタ１７の
オン・オフ動作に同期してオン・オフ動作をするＮＰＮ
トランジスタ２４とから構成される。ＰＮＰトランジス
タ１７のコレクタは抵抗２１．２２を介して、またＮＰ
Ｎトランジスタ２４のエミッタは直接電源４に接続され
る。ＮＰＮトランジスタ１６のエミッタとＰＮＰトラン
ジスタ１７のエミッタとは互いに接続されて接地され、
かつＰＮＰトランジスタ２３とＮＰＮトランジスタ２４
のコレクタは抵抗２５を介して接続され、スイッチング
素子７を駆動する信号の原型となる信号を発生する。
０からの信号を、逆方向に接続される定電圧ダイオード
１４を介してそのベースに受けてオン・オフ動作をする
ＰＮＰトランジスタ１７と、ＰＮＰトランジスタ１７の
オン・オフ動作に同期してオン・オフ動作をするＮＰＮ
トランジスタ２４とから構成される。ＰＮＰトランジス
タ１７のコレクタは抵抗２１．２２を介して、またＮＰ
Ｎトランジスタ２４のエミッタは直接電源４に接続され
る。ＮＰＮトランジスタ１６のエミッタとＰＮＰトラン
ジスタ１７のエミッタとは互いに接続されて接地され、
かつＰＮＰトランジスタ２３とＮＰＮトランジスタ２４
のコレクタは抵抗２５を介して接続され、スイッチング
素子７を駆動する信号の原型となる信号を発生する。
出力段は正および負電流発生回路からの信号を各々のゲ
ートに受けてオン・オフする、相補型に接続されるＮチ
ャネルＭＯ８ＦＥＴ２６とＰチャネルＭＯ８ＦＥＴ２７
とから構成される。ＮチャネルＭＯ８ＦＥＴ２６のドレ
インには正電位が電Ｗ６によって、また、ＰチャネルＭ
Ｏ８ＦＥＴのドレインには負電位が電ａ５によって与え
られる。
ートに受けてオン・オフする、相補型に接続されるＮチ
ャネルＭＯ８ＦＥＴ２６とＰチャネルＭＯ８ＦＥＴ２７
とから構成される。ＮチャネルＭＯ８ＦＥＴ２６のドレ
インには正電位が電Ｗ６によって、また、ＰチャネルＭ
Ｏ８ＦＥＴのドレインには負電位が電ａ５によって与え
られる。
ＭＯ８ＦＥＴ２６．２７のソースが互いに接続されて出
力端子となる。
力端子となる。
以下、第３図の回路について動作について説明する。ま
ず、典型的にはＮＰＮパワートランジスタであるスイッ
チング素子７のオン動作について述べる。入力信号１の
立上がりに応答して、フォトカプラ９からは入力信号の
電気的ノイズが除去され、かつ入力信号の立上がりに応
答して立上がる信号が出力される。フォトカプラ９から
の信号の立上がりをトリが信号としてＮＰＮトランジス
タ１６がオン状態になる。このＮＰＮトランジスタ１６
のオン状態への移行をトリが信号としてＰＮＰトランジ
スタ２３がオン状態になる。このとき、単安定マルチバ
イブレータ１０からはゼロレベルの信号が出力されてい
るのでＰＮＰトランジスタ１７はオフ状態である。した
がって、ＮＰＮトランジスタ２４もオフ状態のままであ
る。この結果、電源３．ＰＮＰトランジスタ２３．抵抗
２５を介しての電圧信号がＭＯ８ＦＥＴｔ−ランジスタ
２６．２７のゲートに印加される。ゲートに印加された
信号は正電位の信号であるので、Ｎチャネル間Ｏ８ＦＥ
Ｔトランジスタ２６はオン状態となり、ＰチャネルＭＯ
８ＦＥＴ２７はオフ状態となる。したがうて、電源８．
ＮチャネルＭＯ８ＦＥＴ２６．たとえばパワートランジ
スタであるスイッチング素子７のベース、エミッタ、電
源６のループで増幅された正のベース電流が供給され、
たとえばパワートランジスタであるスイッチング素子７
は、ＭＯ８ＦＥＴ２６のオン状態に同期してオン状態と
なる。
ず、典型的にはＮＰＮパワートランジスタであるスイッ
チング素子７のオン動作について述べる。入力信号１の
立上がりに応答して、フォトカプラ９からは入力信号の
電気的ノイズが除去され、かつ入力信号の立上がりに応
答して立上がる信号が出力される。フォトカプラ９から
の信号の立上がりをトリが信号としてＮＰＮトランジス
タ１６がオン状態になる。このＮＰＮトランジスタ１６
のオン状態への移行をトリが信号としてＰＮＰトランジ
スタ２３がオン状態になる。このとき、単安定マルチバ
イブレータ１０からはゼロレベルの信号が出力されてい
るのでＰＮＰトランジスタ１７はオフ状態である。した
がって、ＮＰＮトランジスタ２４もオフ状態のままであ
る。この結果、電源３．ＰＮＰトランジスタ２３．抵抗
２５を介しての電圧信号がＭＯ８ＦＥＴｔ−ランジスタ
２６．２７のゲートに印加される。ゲートに印加された
信号は正電位の信号であるので、Ｎチャネル間Ｏ８ＦＥ
Ｔトランジスタ２６はオン状態となり、ＰチャネルＭＯ
８ＦＥＴ２７はオフ状態となる。したがうて、電源８．
ＮチャネルＭＯ８ＦＥＴ２６．たとえばパワートランジ
スタであるスイッチング素子７のベース、エミッタ、電
源６のループで増幅された正のベース電流が供給され、
たとえばパワートランジスタであるスイッチング素子７
は、ＭＯ８ＦＥＴ２６のオン状態に同期してオン状態と
なる。
次に、スイッチング素子７をオフ状態にする動作につい
て述べる。単安定マルチバイブレータ１０は、フォトカ
プラ９からの入力信号１の立下がりに応答して立下がる
信号を受け、その信号の立下がりをトリガとしてゼロレ
ベルから負のレベルへ立下がる信号を発生する。その信
号の立下がりに応じて（トランジスタ１６のストレージ
タイム等を考慮する）オン状態となる。ＰＮＰトランジ
スタ１７がオン状態になることによって、ＮＰＮトラン
ジスタ２４がオン状態になる。このとき、トランジスタ
１６．２３はオフ状態となっている。
て述べる。単安定マルチバイブレータ１０は、フォトカ
プラ９からの入力信号１の立下がりに応答して立下がる
信号を受け、その信号の立下がりをトリガとしてゼロレ
ベルから負のレベルへ立下がる信号を発生する。その信
号の立下がりに応じて（トランジスタ１６のストレージ
タイム等を考慮する）オン状態となる。ＰＮＰトランジ
スタ１７がオン状態になることによって、ＮＰＮトラン
ジスタ２４がオン状態になる。このとき、トランジスタ
１６．２３はオフ状態となっている。
したがって、ＭＯ８ＦＥＴ２６．２７のゲートには単安
定マルチバイブレータ１０からの信号に応答した角のレ
ベルの信号が印加され、ＭＯ８ＦεＴ２６はオフ状態と
なり、ＭＯ８ＦＥＴ２７がオン状態となる。この結果、
電源５．たとえばパワートランジスタであるスイッチン
グ素子７のエミッタ、゛ベース、ＭＯ８ＦＥＴ２７のル
ープで電流が流れ、たとえばパワートランジスタである
スイッチング素子７にベース逆バイアス電流が印加され
、たとえばパワートランジスタであるスイッチング素子
７が高速でオフ状態になる。
定マルチバイブレータ１０からの信号に応答した角のレ
ベルの信号が印加され、ＭＯ８ＦεＴ２６はオフ状態と
なり、ＭＯ８ＦＥＴ２７がオン状態となる。この結果、
電源５．たとえばパワートランジスタであるスイッチン
グ素子７のエミッタ、゛ベース、ＭＯ８ＦＥＴ２７のル
ープで電流が流れ、たとえばパワートランジスタである
スイッチング素子７にベース逆バイアス電流が印加され
、たとえばパワートランジスタであるスイッチング素子
７が高速でオフ状態になる。
一方、上述の説明から明らかなように、ＮＰＮトランジ
スタ１６とＰＮＰトランジスタ１７とは同時にオン状態
とならず、また、ＰＮＰトランジスタ２３およびＮＰＮ
トランジスタ２４においても、ざらにＮチャネルＭＯ８
ＦＥＴ２６とＰチャネルＭＯ８ＦＥＴ２７においても同
時にオン状態とはならない。すなわち、トランジスタ１
６．２３およびＭＯ８ＦＥＴ２８がオン状態になってい
るときは、必ずトランジスタ１７．２４およびＭＯ８Ｆ
ＥＴ２７はオフ状態となっている。また、トランジスタ
１７．２４およびＭＯ８ＦＥＴ２７がオン状態のときは
、トランジスタ１６．２３およびＭＯ８ＦＥＴ２６はオ
フ状態となる。また、入力パルス１が与えられない場合
には、トランジスタ１６．１７，２３．２４およびＭＯ
８ＦＥＴ２６．２７は全てオフ状態となる。
スタ１６とＰＮＰトランジスタ１７とは同時にオン状態
とならず、また、ＰＮＰトランジスタ２３およびＮＰＮ
トランジスタ２４においても、ざらにＮチャネルＭＯ８
ＦＥＴ２６とＰチャネルＭＯ８ＦＥＴ２７においても同
時にオン状態とはならない。すなわち、トランジスタ１
６．２３およびＭＯ８ＦＥＴ２８がオン状態になってい
るときは、必ずトランジスタ１７．２４およびＭＯ８Ｆ
ＥＴ２７はオフ状態となっている。また、トランジスタ
１７．２４およびＭＯ８ＦＥＴ２７がオン状態のときは
、トランジスタ１６．２３およびＭＯ８ＦＥＴ２６はオ
フ状態となる。また、入力パルス１が与えられない場合
には、トランジスタ１６．１７，２３．２４およびＭＯ
８ＦＥＴ２６．２７は全てオフ状態となる。
この結果、上述の回路構成によれば、入力信号に対し応
答の遅れのない理想的なスイッチング素子用駆動信号が
得られる。
答の遅れのない理想的なスイッチング素子用駆動信号が
得られる。
［発明の効果］
以上のように、この発明によれば、駆動回路の最終段に
ＭＯＳＦＥＴを用いたので、入力信号に対する出力信号
の遅延時間を非常に小さくすることができる。この回路
をハイブリッドＩＣで構成すれば、さらにこの効果は著
しくなる。
ＭＯＳＦＥＴを用いたので、入力信号に対する出力信号
の遅延時間を非常に小さくすることができる。この回路
をハイブリッドＩＣで構成すれば、さらにこの効果は著
しくなる。
また、スイッチング素子へ与える駆動信号であるベース
電流の立上がり、立下がりが非常に急峻になり、たとえ
ばパワートランジスタなどのスイッチング素子の駆動回
路の信号として理想に非常に近いものが得られる。
電流の立上がり、立下がりが非常に急峻になり、たとえ
ばパワートランジスタなどのスイッチング素子の駆動回
路の信号として理想に非常に近いものが得られる。
したがって、スイッチング素子のスイッチ時間が大幅に
低減され、スイッチング損失を大幅に低減することがで
きる。
低減され、スイッチング損失を大幅に低減することがで
きる。
一方、駆動回路の最終段にＭＯＳＦＥＴを用いているの
で、駆動回路全体の電力損失が小さくて済み、駆動回路
を駆動するために用いられる電源の容潰を非常に小さく
することもできる。
で、駆動回路全体の電力損失が小さくて済み、駆動回路
を駆動するために用いられる電源の容潰を非常に小さく
することもできる。
第１図はこの発明によるＷＡ助回路のブロック図である
。Ｍ２因は、第１図のブロック図の各部における信号波
形図である。第３図は第１図のブロック図を具体化した
一実施例の回路図である。第４図は従来の駆動回路にお
ける入力信号および出力信号の波形を示す図である。第
５図はこの発明の目的とする理想状態の入力信号および
出力信号の波形図である。 図において、９はフォトカプラ、１０は単安定マルチバ
イブレータ、１６．２４はＮＰＮトランジスタ、１７．
２３はＰＮＰトランジスタ、２６はＮチャネルＭＯ８Ｆ
ＥＴ、２’７はＰチャネル間Ｏ８ＦＥＴ、５１は電気的
絶縁回路、５２は逆電流パルス発生回路、５３は正電流
パルス発生回路、５４は負電流パルス発生回路、５５は
ＭＯＳＦＥＴによる出力段である。 なお、図中同符号は同一または相当部を示す。 代 理 人 大 岩 増 雄第 ２
図 兜４図 第５ＵＸＪ
。Ｍ２因は、第１図のブロック図の各部における信号波
形図である。第３図は第１図のブロック図を具体化した
一実施例の回路図である。第４図は従来の駆動回路にお
ける入力信号および出力信号の波形を示す図である。第
５図はこの発明の目的とする理想状態の入力信号および
出力信号の波形図である。 図において、９はフォトカプラ、１０は単安定マルチバ
イブレータ、１６．２４はＮＰＮトランジスタ、１７．
２３はＰＮＰトランジスタ、２６はＮチャネルＭＯ８Ｆ
ＥＴ、２’７はＰチャネル間Ｏ８ＦＥＴ、５１は電気的
絶縁回路、５２は逆電流パルス発生回路、５３は正電流
パルス発生回路、５４は負電流パルス発生回路、５５は
ＭＯＳＦＥＴによる出力段である。 なお、図中同符号は同一または相当部を示す。 代 理 人 大 岩 増 雄第 ２
図 兜４図 第５ＵＸＪ
Claims (4)
- （１）駆動信号発生手段からの駆動信号に応答してスイ
ッチング素子を駆動する回路であつて、前記駆動信号を
受け、前記駆動信号に応答し、かつ前記駆動信号と電気
的に絶縁された信号を発生する電気的絶縁信号発生手段
と、 前記電気的絶縁信号発生手段からの電気的に絶縁された
信号を受け、前記電気的絶縁信号の第１のレベルから第
２のレベルへの変化に応答して前記第２のレベルから第
３のレベルへ変化する第１の信号を発生する第１の信号
発生手段と、 前記電気的絶縁信号発生手段からの前記電気的絶縁信号
を受け、前記電気的絶縁信号に同期した第２の信号を発
生する第２の信号発生手段と、前記第１の信号発生手段
からの信号を受け、前記第１の信号に同期した第３の信
号を発生する第３の信号発生手段と、 前記第２および第３の信号発生手段からの信号を受け、
前記第２および第３の信号のレベルを加算した信号レベ
ルを有する第４の信号を発生する、金属酸化膜半導体電
界効果型トランジスタで構成される第４の信号発生手段
とを含む、駆動回路。 - （２）前記第１の信号発生手段は、単安定マルチバイブ
レータである、特許請求の範囲第１項記載の駆動回路。 - （３）前記第２および第３の信号発生手段の各々は、Ｐ
ＮＰトランジスタとＮＰＮトランジスタとから構成され
る、特許請求の範囲第１項または第２項に記載の駆動回
路。 - （４）前記第４の信号発生手段は、相補型に接続された
金属酸化膜半導体電界効果型トランジスタで構成される
、特許請求の範囲第１項ないし第３項のいずれかに記載
の駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253286A JPS61131613A (ja) | 1984-11-29 | 1984-11-29 | 駆動回路 |
| DE8585308722T DE3580569D1 (de) | 1984-11-29 | 1985-11-29 | Treiberschaltung. |
| EP85308722A EP0184402B1 (en) | 1984-11-29 | 1985-11-29 | A driver circuit |
| US07/233,855 US4880995A (en) | 1984-11-29 | 1988-08-18 | Electrically isolated MOSFET drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253286A JPS61131613A (ja) | 1984-11-29 | 1984-11-29 | 駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131613A true JPS61131613A (ja) | 1986-06-19 |
Family
ID=17249167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59253286A Pending JPS61131613A (ja) | 1984-11-29 | 1984-11-29 | 駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4880995A (ja) |
| EP (1) | EP0184402B1 (ja) |
| JP (1) | JPS61131613A (ja) |
| DE (1) | DE3580569D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015233277A (ja) * | 2014-06-02 | 2015-12-24 | ハネウェル・インターナショナル・インコーポレーテッド | Ｐｉｎダイオード・ベースのｒｆ振幅変調器に関するマルチ・ステップ駆動信号 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2643197A1 (fr) * | 1989-02-10 | 1990-08-17 | Asa Alsatherm Sa | Dispositif de commande de transistors bipolaires de puissance utilises dans le chauffage par induction a haute frequence |
| JP6671003B2 (ja) * | 2016-03-16 | 2020-03-25 | パナソニックＩｐマネジメント株式会社 | 電力変換回路 |
| US10812069B1 (en) | 2019-08-06 | 2020-10-20 | Baker Hughes, A Ge Company, Llc | Isolated switch driving circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3649851A (en) * | 1970-02-25 | 1972-03-14 | Gen Instrument Corp | High capacitance driving circuit |
| US4149098A (en) * | 1976-05-20 | 1979-04-10 | The United States Of America As Represented By The Secretary Of The Navy | A. C. Switching system |
| DE2910889A1 (de) * | 1979-03-17 | 1980-09-18 | Licentia Gmbh | Steuerschaltung fuer einen leistungstransistor |
| US4414479A (en) * | 1981-07-14 | 1983-11-08 | General Electric Company | Low dissipation snubber for switching power transistors |
| JPS59172829A (ja) * | 1983-03-19 | 1984-09-29 | Yaskawa Electric Mfg Co Ltd | パワトランジスタベ−ス駆動回路 |
| US4540893A (en) * | 1983-05-31 | 1985-09-10 | General Electric Company | Controlled switching of non-regenerative power semiconductors |
| DD216832A1 (de) * | 1983-07-18 | 1984-12-19 | Wilfried Hofmann | Schaltungsanordnung zur ansteuerung von bipolaren transistorleistungsschaltern |
| US4654544A (en) * | 1985-11-12 | 1987-03-31 | Combustion Engineering, Inc. | Darlington transistor driver with reverse base drive current |
-
1984
- 1984-11-29 JP JP59253286A patent/JPS61131613A/ja active Pending
-
1985
- 1985-11-29 EP EP85308722A patent/EP0184402B1/en not_active Expired - Lifetime
- 1985-11-29 DE DE8585308722T patent/DE3580569D1/de not_active Expired - Fee Related
-
1988
- 1988-08-18 US US07/233,855 patent/US4880995A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015233277A (ja) * | 2014-06-02 | 2015-12-24 | ハネウェル・インターナショナル・インコーポレーテッド | Ｐｉｎダイオード・ベースのｒｆ振幅変調器に関するマルチ・ステップ駆動信号 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0184402A1 (en) | 1986-06-11 |
| DE3580569D1 (de) | 1990-12-20 |
| EP0184402B1 (en) | 1990-11-14 |
| US4880995A (en) | 1989-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4798983A (en) | Driving circuit for cascode BiMOS switch | |
| JPS6042519Y2 (ja) | 積分回路 | |
| JPH08149796A (ja) | 電圧駆動型スイッチ素子のドライブ回路 | |
| JPS61131613A (ja) | 駆動回路 | |
| EP0177148A2 (en) | Power supplies using mosfet devices | |
| JP2666347B2 (ja) | 出力回路 | |
| JPH0793565B2 (ja) | レベル変換回路 | |
| JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPH10327021A (ja) | 増幅器用電圧供給回路 | |
| JP2001111401A (ja) | 半導体双方向スイッチ用信号伝送回路 | |
| JP2689628B2 (ja) | ドライバー回路 | |
| JPH09140122A (ja) | Ｉｇｂｔ駆動の逆バイアス回路 | |
| JPS61230425A (ja) | Ｍｏｓ型ｆｅｔのゲ−トドライブ回路 | |
| JPS6172089U (ja) | ||
| SU1173530A1 (ru) | Интегратор | |
| SU1262719A1 (ru) | Согласующее устройство | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JP2901679B2 (ja) | 表示装置の駆動回路 | |
| JPS6399763A (ja) | 電力変換装置 | |
| JPS6129210A (ja) | パルス信号発生回路 | |
| JPS6349099Y2 (ja) | ||
| JP2560365Y2 (ja) | ブリッジ接続ｍｏｓｆｅｔ負荷電力制御回路 | |
| SU1598152A1 (ru) | Транзисторное реле | |
| JPH04290007A (ja) | 半導体集積回路装置 | |
| JPS61100019A (ja) | 増幅器 |