JPS61100019A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS61100019A JPS61100019A JP59222432A JP22243284A JPS61100019A JP S61100019 A JPS61100019 A JP S61100019A JP 59222432 A JP59222432 A JP 59222432A JP 22243284 A JP22243284 A JP 22243284A JP S61100019 A JPS61100019 A JP S61100019A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- control signal
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は増幅器に係り、特にＭＯＳＦＥＴのゲート駆動
に好適な増幅器に関する。
に好適な増幅器に関する。
ＭＯＳＦＥＴのゲート駆動に用いられる増幅器としては
、たとえば日立評論ＶＯＬ、６５ 、 Ｎａ４ ｔ’
ｐ ３９ ニ示されるように、ホトカプラで制御回路か
らの信号を受は小信号トランジスタで増幅する構成が知
られている。
、たとえば日立評論ＶＯＬ、６５ 、 Ｎａ４ ｔ’
ｐ ３９ ニ示されるように、ホトカプラで制御回路か
らの信号を受は小信号トランジスタで増幅する構成が知
られている。
しかし、この構成は、ホトカプラに電流を流すだけで容
易に％ＩＯ３ＦＥＴのオン制御ができるという長所があ
るが、制御信号に対するゲート駆動回路の出力信号の遅
れ時間が１μｓ程度発生するということがあり、この点
は改善されていないものであった。
易に％ＩＯ３ＦＥＴのオン制御ができるという長所があ
るが、制御信号に対するゲート駆動回路の出力信号の遅
れ時間が１μｓ程度発生するということがあり、この点
は改善されていないものであった。
本発明の目的は、たとえば、制御信号に対するゲート駆
動回路出力信号の遅れ時間を小さくできるようにした増
幅器を提供するにある。
動回路出力信号の遅れ時間を小さくできるようにした増
幅器を提供するにある。
公知例に示されているゲート駆動回路の遅れ時間発生個
所は、ホトカプラと増幅用トランジスタである。このた
め、該ホトカプラ部の遅れ時間縮小については、ホトカ
プラに変えパルストランスで信号を送る構成とし、増幅
用トランジスタ部の遅れ時間縮小については、フリップ
・プロップ回路に変えることによって改善したものであ
る。
所は、ホトカプラと増幅用トランジスタである。このた
め、該ホトカプラ部の遅れ時間縮小については、ホトカ
プラに変えパルストランスで信号を送る構成とし、増幅
用トランジスタ部の遅れ時間縮小については、フリップ
・プロップ回路に変えることによって改善したものであ
る。
したがって１本発明は、制御信号の立ち上りでパルスを
発生する第１のパルストランスと、該制御信号の立ち下
りでパルスを発生する第２のパルストランジスタと、該
第１のパルストランスからのパルスでセットされ、第２
のパルストランスからのパルスでリセットされるフリッ
プフロップ回路とから構成したものであり、たとえばＭ
ＯＳＦＥＴのゲート駆動を該フリップフロップ回路の出
力で行なわしむるものである。
発生する第１のパルストランスと、該制御信号の立ち下
りでパルスを発生する第２のパルストランジスタと、該
第１のパルストランスからのパルスでセットされ、第２
のパルストランスからのパルスでリセットされるフリッ
プフロップ回路とから構成したものであり、たとえばＭ
ＯＳＦＥＴのゲート駆動を該フリップフロップ回路の出
力で行なわしむるものである。
＠１図は本発明による増幅器の一実施例を示す構成図で
あり、特にＭＯＳＦＥＴのゲート駆動回路の一部として
示したものである。同図において、フリップフロップ回
路２１、および２２があり、該フリップフロップ回路２
１にはＭＯＳＦＥＴ １７のゲート駆動する制御信号が
入力されるようになっている。
あり、特にＭＯＳＦＥＴのゲート駆動回路の一部として
示したものである。同図において、フリップフロップ回
路２１、および２２があり、該フリップフロップ回路２
１にはＭＯＳＦＥＴ １７のゲート駆動する制御信号が
入力されるようになっている。
フリップフロップ回路２１および２２のそれぞれの各出
力はアンド回路２３．２４のそれぞれの一入力端子に入
力されるようになっているとともに、イクスクルーシブ
オア回路２５を介して前記アンド回路２３．２４のそれ
ぞれの他の入力端子に入力されるようになっている。ま
た、前記アンド回路２３．２４のそれぞれの出力はＭＯ
ＳＦＥＴ ２５および２６のそれぞれのゲートに入力さ
れるようになっており、該ＭＯ５ＦＥＴ ２５および２
６がオンすることによりパルストランス２７および２８
が駆動されるようになっている。前記パルストランス２
７および２８の出力はに０３ＦＥＴ ２および３のゲー
トに入力されるようになっており、前記ＭＯ５ＦＥＴ
２および３は、抵抗６，７，８，９，１０．１１等とと
もにフリッププロップ回路を構成しこのフリップフロッ
プ回路を駆動するようになっている。このフリップフロ
ップ回路の出力は、バイポーラトランジスタ１５および
１６を介してＭＯＳＦＥＴ １７を駆動させるようにな
っている。
力はアンド回路２３．２４のそれぞれの一入力端子に入
力されるようになっているとともに、イクスクルーシブ
オア回路２５を介して前記アンド回路２３．２４のそれ
ぞれの他の入力端子に入力されるようになっている。ま
た、前記アンド回路２３．２４のそれぞれの出力はＭＯ
ＳＦＥＴ ２５および２６のそれぞれのゲートに入力さ
れるようになっており、該ＭＯ５ＦＥＴ ２５および２
６がオンすることによりパルストランス２７および２８
が駆動されるようになっている。前記パルストランス２
７および２８の出力はに０３ＦＥＴ ２および３のゲー
トに入力されるようになっており、前記ＭＯ５ＦＥＴ
２および３は、抵抗６，７，８，９，１０．１１等とと
もにフリッププロップ回路を構成しこのフリップフロッ
プ回路を駆動するようになっている。このフリップフロ
ップ回路の出力は、バイポーラトランジスタ１５および
１６を介してＭＯＳＦＥＴ １７を駆動させるようにな
っている。
次に、上述したゲート駆動回路の作用を説明する。まず
、フリップフロップ回路２１のＤ端子Ｃに第２図（ａ）
に示すようなＭＯ３ＦＥＴオン、オフ信号が入力される
。この場合、前記フリップフロップ回路２１およびフリ
ップフロップ回路２２のクロック端子Ｃには第２図（ｂ
）に示すようなりロック信号が入力されている。前記フ
リップフロップ回路２１の出力信号は第２図（ｃ）に示
すような信号となりこの信号はフリップフロップ回路２
２に入力されるとともにイクスクルーシブオア回路２５
およびアンドゲート２３に入力される。前記フリップフ
ロップ回路２２の出力は第２図（Ｄ）に示すような信号
となり、この信号は前記イクスクルーシブオ７回路２５
の他の入力端子に入力されるとともにアンドゲート２４
に入力される。前記イクスクルーシブオア回路２５の出
力は第２図（ｅ）に示す信号となり、この信号は前記ア
ンド回路２３および２４のそれぞれの他の入力端子に入
力される。
、フリップフロップ回路２１のＤ端子Ｃに第２図（ａ）
に示すようなＭＯ３ＦＥＴオン、オフ信号が入力される
。この場合、前記フリップフロップ回路２１およびフリ
ップフロップ回路２２のクロック端子Ｃには第２図（ｂ
）に示すようなりロック信号が入力されている。前記フ
リップフロップ回路２１の出力信号は第２図（ｃ）に示
すような信号となりこの信号はフリップフロップ回路２
２に入力されるとともにイクスクルーシブオア回路２５
およびアンドゲート２３に入力される。前記フリップフ
ロップ回路２２の出力は第２図（Ｄ）に示すような信号
となり、この信号は前記イクスクルーシブオ７回路２５
の他の入力端子に入力されるとともにアンドゲート２４
に入力される。前記イクスクルーシブオア回路２５の出
力は第２図（ｅ）に示す信号となり、この信号は前記ア
ンド回路２３および２４のそれぞれの他の入力端子に入
力される。
前記アンド回路２３および２４のそれぞれの出力は第２
図（ｆ）および（ｇ）に示す信号となり、ＭＯＳＦＥＴ
２５および２６のゲートに入力される。
図（ｆ）および（ｇ）に示す信号となり、ＭＯＳＦＥＴ
２５および２６のゲートに入力される。
これによって、前記パルストランス２７および２８の二
次側出力には、第３図（ｂ）および（ｃ）に示すような
パルスが発生し、ＭＯＳトランジスタ２および３、抵抗
６．７，８，９，１０．１１によって構成されるフリッ
プフロップ回路の出力は第３図（ｄ）に示すような信号
が得られる。
次側出力には、第３図（ｂ）および（ｃ）に示すような
パルスが発生し、ＭＯＳトランジスタ２および３、抵抗
６．７，８，９，１０．１１によって構成されるフリッ
プフロップ回路の出力は第３図（ｄ）に示すような信号
が得られる。
この信号は、バイポーラトランジスタ１５゜１６を介し
てＭＯＳＦＥＴのゲートを駆動するようになる。
てＭＯＳＦＥＴのゲートを駆動するようになる。
このように構成した回路は、たとえば、モータ駆動用イ
ンバータにおけるパワーＭＯ３ＦＥＴのゲート駆動に適
用した場合、制御信号に対するゲート駆動の出力信号の
遅れ時間を０．１ μＳ程度に短縮でき、したがって
モータ駆動の性能向上を図ることができるようになる。
ンバータにおけるパワーＭＯ３ＦＥＴのゲート駆動に適
用した場合、制御信号に対するゲート駆動の出力信号の
遅れ時間を０．１ μＳ程度に短縮でき、したがって
モータ駆動の性能向上を図ることができるようになる。
上述した実施例では、フリップフロップ回路２１．２２
．イクスクルーシブ回路２５、アンド回路２３．２４お
よびＭＯＳＦＥＴ２５ 、２６等でパルストランス２７
．２８を駆動させる回路を構成したものであるが、必ず
しもこの回路に限定されることはない。要は、制御信号
の立ち上りおよび立ち下りの際に、前記パルストランス
からパルスを発生させるような回路であればよい。
．イクスクルーシブ回路２５、アンド回路２３．２４お
よびＭＯＳＦＥＴ２５ 、２６等でパルストランス２７
．２８を駆動させる回路を構成したものであるが、必ず
しもこの回路に限定されることはない。要は、制御信号
の立ち上りおよび立ち下りの際に、前記パルストランス
からパルスを発生させるような回路であればよい。
以上説明したことから明らかなように、本発明による増
幅器によれば、パルストランスおよびフリップフロップ
回路から構成され、これらはいずれも高速動作をするこ
とから、電気的に絶縁された高速の増幅器を得ることが
できるようになる。
幅器によれば、パルストランスおよびフリップフロップ
回路から構成され、これらはいずれも高速動作をするこ
とから、電気的に絶縁された高速の増幅器を得ることが
できるようになる。
第１図は本発明による増幅器の一実施例を示す構成図で
あり、特にＭＯ３ＦＥＴゲート駆動回路に適用された図
、第２図および第３図は前記ＭＯ８ＦＥＴゲート駆動回
路の動作説明をするためのタイミングチャートである。 １・・・電源、２，３・・・ＭＯＳＦＥＴ、４，５，６
，７，８゜９．１０，１１，１２・・・抵抗、１５．１
６・・・バイポーラトランジスタ、２１．２０・・・フ
リップフロップ回路、２３．２４・・・アンド回路、２
５・・・イクスクルーシブオア回路、２７．２８・・・
パルストランス。
あり、特にＭＯ３ＦＥＴゲート駆動回路に適用された図
、第２図および第３図は前記ＭＯ８ＦＥＴゲート駆動回
路の動作説明をするためのタイミングチャートである。 １・・・電源、２，３・・・ＭＯＳＦＥＴ、４，５，６
，７，８゜９．１０，１１，１２・・・抵抗、１５．１
６・・・バイポーラトランジスタ、２１．２０・・・フ
リップフロップ回路、２３．２４・・・アンド回路、２
５・・・イクスクルーシブオア回路、２７．２８・・・
パルストランス。
Claims (1)
- １、制御信号の立ち上りでパルスを発生する第１のパル
ストランスと、該制御信号の立ち下りでパルスを発生す
る第２のパルストランスと、該第１のパルストランスか
らのパルスでセットされ、第２のパルストランスからの
パルスでリセットされるフリップフロップ回路とから構
成されることを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59222432A JPS61100019A (ja) | 1984-10-23 | 1984-10-23 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59222432A JPS61100019A (ja) | 1984-10-23 | 1984-10-23 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61100019A true JPS61100019A (ja) | 1986-05-19 |
Family
ID=16782300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59222432A Pending JPS61100019A (ja) | 1984-10-23 | 1984-10-23 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61100019A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283310A (ja) * | 1987-05-15 | 1988-11-21 | Clarion Co Ltd | 弾性表面波装置 |
| JP2009183059A (ja) * | 2008-01-30 | 2009-08-13 | Fuji Electric Device Technology Co Ltd | ノイズ除去回路、絶縁トランスを用いた信号伝送回路および電力変換装置 |
-
1984
- 1984-10-23 JP JP59222432A patent/JPS61100019A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283310A (ja) * | 1987-05-15 | 1988-11-21 | Clarion Co Ltd | 弾性表面波装置 |
| JP2009183059A (ja) * | 2008-01-30 | 2009-08-13 | Fuji Electric Device Technology Co Ltd | ノイズ除去回路、絶縁トランスを用いた信号伝送回路および電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003540A (ko) | 노이즈가 억제되는 데이타 출력 버퍼 | |
| JP2973115B2 (ja) | ヒステリシス入力バッファ | |
| JPS63209214A (ja) | 相補形絶縁ゲ−トインバ−タ | |
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| JPH0775317B2 (ja) | デュアルスロープ波形発生回路 | |
| US6753717B2 (en) | H-bridge driver | |
| JPS61100019A (ja) | 増幅器 | |
| JPH0318119A (ja) | 相補形金属酸化物半導体トランスレータ | |
| JPH01261923A (ja) | 出力回路 | |
| US7719861B2 (en) | Signal differentiation with differential conversion circuit | |
| JPS62159910A (ja) | 半導体集積回路 | |
| JPH05259834A (ja) | フリップフロップ回路 | |
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 | |
| JP3230252B2 (ja) | 電流制限回路 | |
| JP2565083B2 (ja) | トライステートバスプルアップ回路 | |
| JP2689628B2 (ja) | ドライバー回路 | |
| JPS63215220A (ja) | プリドライバ−回路 | |
| JPH0431630Y2 (ja) | ||
| JPS6057779B2 (ja) | 出力バッファ回路 | |
| JPH04290007A (ja) | 半導体集積回路装置 | |
| JPH0462497B2 (ja) | ||
| JPH0457245B2 (ja) | ||
| JPH0217717A (ja) | 出力回路 | |
| JPS62231521A (ja) | 半導体集積回路 | |
| JP2910445B2 (ja) | センスアンプ用駆動回路 |