SU1173530A1

SU1173530A1 - Интегратор

Info

Publication number: SU1173530A1
Application number: SU843684977A
Authority: SU
Inventors: Сергей Борисович Смородинов; Валентин Павлович Сайчев; Татьяна Викторовна Баранова; Олег Федорович Чепуренко
Original assignee: Предприятие П/Я Г-4598
Priority date: 1984-01-04
Filing date: 1984-01-04
Publication date: 1985-08-15

Abstract

1. ИНТЕГРАТОР, содержащими диодно-емкостной накопитель, выполненный, например, на первом конденсаторе с подключенными параллельно ему первым резистором , параллельно которому подключены два последовательно соединенных диода, второй конденсатор, включенный между точкой соединени диодов и входом емкостного накопител , и ключевой транзистор, эмиттер которого соединен с общей шиной устройства коллектор - через второй резистор с шиной питани , база - через третий резистор с шиной сигналов управлени , отличающийс тем, что, с целью расширени пределов интегрировани , в него введено п коммутирующих каскадов, вход питани каждого из которых соединен с шиной питани , выход - с входом последующего, выход последнего коммутирующего каскада соединен с входом емкостного накопител , а выход первого - с коллектором ключевого транзистора. (О с. (Л со ел со - 10 ч ч1 НркЬ|-I I mi

Description

2. Интегратор по п. 1, отличающийс тем, что коммутирующий каскад содержит коммутирующий транзистор, коллектор которого соединен с выходом коммутирующего каскада и через четвертый резистор - с

входом питани , база - через п тый резистор с общей шиной, соединенной через третий диод с эмиттером коммутирующего транзистора , который через третий конденсатор соединен с входом коммутирующего каскада.

Изобретение относитс к импульсной технике и может быть использовано в схемах аналоговой обработки импульсных сигналов.

Целью изобретени вл етс расширение пределов интегрировани .

На фиг. 1 приведена принципиальна электрическа схема устройства; на фиг. 2 - однокаскадна схема устройства.

Устройство содержит диодно-емкостный накопитель 1, выполненный, например, на первом конденсаторе 2, с параллельно подключенным первым резистором 3, параллельно которому подключены два последовательно соединенных диода 4, 5, а второй конденсатор 6 включен между общей точкой соединени диодов 4, 5 и входом емкостного накопител 1, ключевой транзистор 7, эмиттер которого соединен с общей щиной устройства , коллектор, через который резистор 8 соединен с шиной питани , база через третий резистор 9 - с шиной управлени , п коммутирующих каскадов, вход питани каждого из которых соединен с шиной питани , выход каждого из которых соединен с входом последующего, а выход последнего - с входом емкостного накопител 1, а вход первого - с коллектором ключевого транзистора 7. Коммутирующий каскад 10 содержит коммутирующий транзистор 11, коллектор которого соединен с выходом его, а через четвертый резистор 12 - с входом питани , база через п тый резистор 13 - с общей шиной, соединенной через третий диод 14 с эмиттером коммутирующего транзистора 11, который через третий конденсатор 15 соединен с входом коммутирующего каскада.

Устройство работает следующим образом при включении одного коммутирующего каскада 10 (фиг. 2).

В исходном состо нии транзисторы 7 и 11 закрыты. Конденсаторы 6, 15 зар жены до напр жени источника питани . Конденсатор 2 разр жен. При поступлении на вход импульсов положительной пол рности транзистор 7 открываетс . Потенциал его коллектора становитс близким к нулю, а потенциал эмиттера транзистора 11 - отрицательным относительно общей щины. Это вызывает протекание базового тока через транзистор 11, привод щий к его насыщению т. е. по влению отрицательного потенциала на верхней обкладке конденсатора 6, а следовательно, двойного напр жени питани на нижней обкладке этого конденсатора относительно общей точки. Данное напр жение через диод 4 передаетс на накопительный конденсатор 2.

Поскольку в этой схеме в отличие от

5 схемы прототипа возможно накопление напр жени , по величине сравнимого с напр жением питани , то линейное изменение накапливаемого напр жени у предлагаемого интегратора значительно больще. Это

Q позвол ет повысить точность срабатывани схемы при использовании ее, например, совместно с пороговым устройством.

В общем случае дл заданной точности интегрировани количество коммутирующих каскадов может быть Л. В практических

5 схемах, как правило, (электрическа схема устройства дл данного исполнени приведена на фиг. 1 и работа ее аналогична работе однокаскадной схемы).

Отличительные особенности устройства свод тс к повышению точности и расширению пределов интегрировани , что достигаетс за счет умножени напр жени на накопительном конденсаторе.

При одинаковых накопленных напр жени х устройство более точно отрабатывает команду исполнени , а при сохранении точности позвол ет накопить большее количество импульсов, т. е. имеет более широкие по сравнению с прототипом пределы интегрировани .

Claims

1. ИНТЕГРАТОР, содержащий диодно-емкостной накопитель, выполненный, например, на первом конденсаторе с подключенными параллельно ему первым резисто ром, параллельно которому подключены два последовательно соединенных диода, второй конденсатор, включенный между точкой соединения диодов и входом емкостного накопителя, и ключевой транзистор, эмиттер которого соединен с общей шиной устройства коллектор :— через второй резистор с шиной питания, база — через третий резистор с шиной сигналов управления, отличающийся тем, что, с целью расширения пределов интегрирования, в него введено п коммутирующих каскадов, вход питания каждого из которых соединен с шиной питания, выход — с входом последующего, выход последнего коммутирующего каскада соединен с входом емкостного накопителя, а выход первого — с коллектором ключевого транзистора.

(риг.1

2. Интегратор по π. 1, отличающийся тем, что коммутирующий каскад содержит коммутирующий транзистор, коллектор которого соединен с выходом коммутирующего каскада и через четвертый резистор — с входом питания, база — через пятый резистор с общей шиной, соединенной через третий диод с эмиттером коммутирующего транзистора, который через третий конденсатор соединен с входом коммутирующего каскада.