JPS6112555B2

JPS6112555B2 -

Info

Publication number: JPS6112555B2
Application number: JP5538480A
Authority: JP
Inventors: Taira Yagi
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-04-28
Filing date: 1980-04-28
Publication date: 1986-04-09
Also published as: JPS56153274A

Description

【発明の詳細な説明】本発明はアナログ時計において、時刻を修正す
る際、一担止めた秒針を偶数秒位置より規制動作
させるようにした時計回路に関する。

一般にアナログ式時計において、時刻修正のた
め一担止めた秒針を任意秒より即座に動作させる
様にした（以下任意秒リセツト方式という。）第
１図に示されるごとき時計回路は周知である。

かかる時計回路は特公昭54−42276号公報にも
示されている様に、双極性ステツプモーターと称
される可動磁石型ステツプモーターの固定コイル
１に、矢印ａ，ｂで示すごとき逆転電流ａ，ｂを
１秒ごとに通電し、固定コイル１により発生せら
れる磁極を１秒ごとに可変化させローター（図示
していない。）を１秒動作させる様にしたもので
ある。が、これらは図に示す通り、基準信号を発
生する水晶発振回路２と、これら回路２よりの信
号を１Hzまで分周するリセツト端子付の前段分周
回路３と、これら分周回路３の出力を第２図中Ｂ
に示すごとき１秒周期のパルスＴとする波形整形
回路４と、これら回路４の出力を第２図Ｃ，Ｄの
ごとき一担記憶させる後段分周回路５と、これら
分周回路５の出力Q₁，₁並びに上記波形整形回
路４が出力する出力Ｔとをもつて、第２図中Ｅ，
Ｆに示すごとき２秒周期の駆動パルスO₁₁，O₁₂
とする反転パルス発生回路６と、上記駆動パルス
O₁₁，O₁₂を逆転電流ａ，ｂとするための駆動回
路７とで構成される。

しかして、これら時計回路によれば、時刻修正
は前段分周回路３を外部スイツチ（例えばリユー
ズ。）をもつて止めつつ手動式にて行なわれる。
この場合、時刻の設定は前もつて任意の時刻を秒
針でもつて設定しておき、標準時刻をまつて、リ
セツト解除し、運針を行なわせるが、リセツト信
号印加時、後段分周回路５には、リセツト信号Ｒ
が印加されないので、第２図Ｃ，Ｄに示される様
にリセツト信号Ｒをセツトした時t₁のレベルは、
そのまま解除時t₂まで保持される。したがつて、
リセツト解除の反転パルス発生回路６は、第２図
Ｂ，Ｃ，Ｄの波形に対して、それぞれ論理積をと
るものなので、最初のクロツクパルスＣは、分周
回路５の出力と論理積され、リセツト解除後、
最初のクロツクパルスＣにて直ちに、（駆動パル
スＯ_11aに対して）反対極性となる信号O₁₂をパル
スとして出力させることができる。

したがつて、第１図に示される時計回路よれ
ば、リセツト解除後の最初の運針は、リセツト解
除後、直ちに逆極性パルスＯ_12aを出力させるこ
とができるということで、所謂運針遅れがなくな
る。尚、第３図Ａ〜Ｆは、後段分周回路５の出力
レベルを逆にした場合の例であるが、これらにあ
つてもやはりそれぞれ駆動パルスＯ_12aに対し、
即座に逆極性用パルスＯ_11aを出力させることが
できる。それら理由は第２図Ａ〜Ｆの説明とまつ
たく同じである。したがつてここではそれらにつ
いての説明を省略する。

しかしながら、第１図に示す時計回路にあつて
は、時刻修正が基本的にマニユアル（手動式）で
あるので、最初の時刻設定に誤りがあれば、設定
時点で狂う。すなわち、時刻修正を行なう場合、
前もつて任意秒（例えば表示板の12に０秒として
合わせる。）に秒針を合わせるが、秒針の刻時が
細かいため、例えば３時０分０秒に時刻設定して
も、秒針が負方向に、例えば１秒、１秒５という
状態で設定され易い。したがつて、この場合、第
１図に示す回路によれば、その回路機能が１秒運
針であることから、１秒以内の秒幅にあつては、
１秒運針で保障できるが、１秒以上の秒幅となつ
た場合、上記３時０分０秒に対する時刻設定は２
時59分59秒とされてしまう。したがつて、第１図
に示す回路にあつては１秒以上の運針は行なえ
ず、時間は狂う。

本発明は上記欠点に鑑みて考え出された時計回
路に関するものであり、その目的とするところ
は、時刻修正時、あるいは時刻設定時に１秒幅以
上の運針が行なえる時計回路を提供するものであ
る。

本発明によればその特徴とするところは時刻合
わせのための秒針を任意の位置に停止させるので
はなく、偶数秒位置、特に時刻合わせにおいては
正時の位置に停止させる様にした時計回路にある
が、それら回路の詳細、並びに効果は第４図〜第
９図及び第１１図に示される一実施例回路図、並
びに波形図を参照すれば明らかである。

尚、第４図は本発明一実施例に従うブロツク
図、第５図は第４図を部分的に回路化した場合の
時計回路図、第６図Ａ，Ｂは第５図回路に使用さ
れるクロツク形成回路図、第７図Ａ〜Ｆは第６図
Ａ，Ｂにおけるタイミングチヤート図、第８図、
第９図は、本発明を説明するに使用するリセツト
信号と出力波形との関係図、第１１図Ａ〜Ｔは第
５図各部の出力波形図である。

第４図によれば時刻修正時、あるいは時刻設定
時に１秒幅以上の運針、特に２秒運針（以下偶数
秒リセツト方式という。）が行なえる時計回路で
ある。

図によれば時計回路は、約4MHzの安定した繰
り返えし信号を発生する基準信号発生回路８が用
意される。またこの回路８の出力を１Hz信号まで
分周する第１の分周回路９が用意される。また、
この分周出力を第２図Ｂに示すごとき１秒周期の
クロツク信号Ｔとする波形整形回路１０が用意さ
れる。また上記回路１０の出力を一担記憶する第
２の分周回路１１が用意される。また、上記波形
整形回路１０の出力と第２の分周回路１１出力と
をもつて第２図Ｅ，Ｆのごとき周期の異なる２秒
クロツク信号O₁，O₂とする反転パルス発生回路
１２が用意される。またこれら２秒のクロツク信
号O₁，O₂を電流に変換するための駆動回路１３
が用意される。また、上記第１の分周回路９、第
２の分周回路１１にはリセツト機能がとりつけら
れ、それらリセツト端子にはリセツト信号
CReset，DResetを供給するためのリセツト信号
供給回路１４が接続される。リセツト信号供給回
路１４は、リセツト信号AResetを供給するため
の端子１５と、リセツト禁止回路１６と、リセツ
ト信号遅延回路１７とで構成される。リセツト信
号遅延回路１７は３段のラツチ回路１７ａ，１７
ｂ，１７ｃにて構成され、最終段ラツチ回路１７
ｃの出力Q₂は、第１の分周回路９と波形整形回
路１０との間に形成された切り換え回路１８に対
し、それら切り換え回路１８の一方入力とする。
また第１の分周回路９へ送られるリセツト信号
CRsesetは、リセツト禁止回路出力BResetと、
第２のラツチ回路出力Q₃と、波形整形回路出力
′との論理をとることで形成される。また、第
２の分周回路１１へ供給されるリセツト信号
DResetは、第２のラツチ回路出力Q₂と第３のラ
ツチ回路出力Q₃とでもつて形成される。

これら第４図に示される回路を具体化すれば、
第５図に示す通りである。第４図に示される回路
は第４図に示したブロツク番号をそのまま付して
あり、それらをもてば回路機能が容易に理解でき
る。したがつて、ここではそれら回路の説明は行
なわない。尚、第５図中、各部にて使用されてい
るクロツクパルスφ_A，φ_B，φ_Cは第６図Ａ，Ｂ
のごときの回路で形成する。図中、Q₁₇は第１の
分周回路９のうちの第17番目のフリツプフロツプ
回路（図示していない。）出力である。また、
Q₁₈は第18番目のフリツプフロツプ回路（図示し
ていない。）出力である。また、第７図Ａ〜Ｆは
これらφ_A、φ_B，φ_Cのタイミングチヤートであ
る。

しかして、第４図、第５図において、信号入力
端子１５よりリセツト信号が入力されれば各回路
の出力には第１１図Ａ〜Ｔに示すごとき出力波形
が表われ、２秒運針がなされる。しかしながら、
ここではまず、それら２秒運針の原理を第８図
Ａ，Ｂ，Ｃ、第９図Ａ，Ｂ，Ｃをもつて簡単に説
明する。第８図Ａに示されるリセツト信号は、入
力端子１５より入力される偶数秒リセツト信号
で、T₁〜T₂期間続く。また、第８図Ｂ，Ｃに示
すOUT₁は偶数秒駆動パルス波形を示し、OUT₂
は奇数秒駆動パルス波形を示す。また、第９図
Ａ，Ｂ，Ｃに示す波形図は第８図Ａ，Ｂ，Ｃに対
応する従来からある任意秒リセツトに関する波形
図である。第８図Ｂ，Ｃにて理解できる偶数秒リ
セツト方式の原理は、リセツト信号を端子１５よ
り印加している期間中（T₁〜T₂）に、偶数秒モー
ターパルスｄ，ｅを上記偶数秒駆動パルスOUT₁
の中に入れることである。第８図Ｂは、偶数秒駆
動パルスαの後にリセツト信号を印加した場合の
例である。この場合、秒針はパルスαにより偶数
秒位置で止まり、本来の目的である偶数秒リセツ
トが達成される。ここで該回路においては、回路
構成上、不用なモーターパルスｄが入力される。
しかしながら、この場合、パルスαとｄは同極性
パルスなので、運針は偶数秒位置に停止したまま
である。そして、リセツト信号が解除されれば、
直ちに反転パルスγが表われる。尚、反転パルス
γが表われる理由は、第２図で示した内容とまつ
たく同じであるので、説明を省略する。尚、入力
リセツト・スイツチ（例えばリユーズ。図示しな
い。）には遅れ時間があるので、それらを補正す
る意味で、反転パルスγは0.75秒後に発生させ
る。

第８図Ｃには、奇数秒駆動パルスβが発生され
た後リセツト信号が印加された場合の例が示され
る。この場合、１回リセツトされた第２の分周回
路１１からは、偶数秒モーターパルスｅが出力さ
れる。このモーターパルスｅは、奇数秒駆動パル
スβに比して偶数秒パルスｅなのでステープモー
ターは１秒運針され、秒針は偶数秒位置で停止さ
れる。そして、リセツトが解除されれば、第８図
Ｂと同様に反転パルスγが出力される。

この様に、第８図Ａ，Ｂ，Ｃによれば、第２の
分周回路１１を１回リセツトし、新たなモーター
パルスｄ，ｅを出力させるようにしたものなの
で、どの様なケースにあつても、駆動回路１３へ
は偶数秒駆動パルスｄ，ｅが印加され、秒針は偶
数秒位置に停止される。したがつて、第９図Ａ，
Ｂ，Ｃに比してわかるように、第８図Ａ，Ｂ，Ｃ
に従えば偶数秒リセツトが行なえる。

第１１図Ａ〜Ｔには第４図各部における波形図
が示される。この波形図によれば奇数秒駆動パル
スO₂出力とAReset信号が重なつた場合の例が示
される。入力端子１５にはＧのごとき偶数秒リセ
ツト信号が加される。印加された信号はインバー
タI₁を通すことにより波形整形されＨのごとき
AReset信号となる。AReset信号は、通常、モー
ター信号が出力されている間は回路へ入力できな
いので、とQ₂により規制される。これらは、
リセツト禁止回路１６においてなされる。リセツ
ト禁止回路１６の出力は、ＪのごときBReset信
号で表わされ、この信号はリセツト信号遅延回路
１７へ印加される。印加されたBReset信号はラ
ツチ１７ａ，１７ｂ，１７ｃによりＫ，Ｌ，Ｍに
示されるごときシフト信号Q₁，Q₂，₃とされる
が、Q₂，₃は切り換え回路１８により、Ｎのご
ときＡ信号となる。尚、切り換え回路１８には、
１Hz信号と２Hz信号のNAND出力が印加されてい
る。一方、ラツチ１７ｂと１７ｃの出力はφ_Cと
共にANDがとられ、Ｐに示すごときDReset信号
とされる。そして、これらDReset信号は第２分
周回路１１のリセツト端子に印加される。一方、
BReset信号、Q₃、よりはＲに示すごときCReset
信号が形成される。そしてこれらCReset信号は
第１の分周回路９へ入力される。

しかして、第５図に示す回路によれば、信号
とＣ信号をもてば偶数モーターパルス信号θを形
成することができる。

この様、第４図、第５図によれば第８図Ａ，
Ｂ，Ｃに示した原理に従う偶数秒リセツト方式を
提供することができるものであり、これらをもて
ば秒針の時刻合わせ、時刻修正が必ず偶数秒位置
より行なうことができ、時刻設定時に起生してい
た時計の狂いをなくすことができる。

第１０図は、第５図に示した本発明偶数秒リセ
ツト回路に、従来からある任意秒リセツトの考え
方を併合させたもので、これらをもてばユーザー
は偶数秒リセツト、任意秒リセツト信号を要求に
応じて選ぶことができる。尚、これら回路にあつ
て、任意秒リセツト端子を使用した場合のタイミ
ングチヤートは、第１２図Ａ〜Ｔとなる。尚、こ
れらについての説明は第１１図Ａ〜Ｔの説明と重
複するのでその説明は省略する。

以上、本発明によれば時刻合わせが容易になる
と共に、狙いのないアナログ時計のリセツト方式
が提供できる。

【図面の簡単な説明】

第１図は従来からある時計回路図、第２図Ａ〜
Ｆ、第３図Ａ〜Ｆは第１図各部の出力波形図、第
４図は本発明一実施例に従うブロツク図、第５図
は第４図を更に具体化した回路図、第６図Ａ，Ｂ
は第５図各部に使用するクロツクを形成するため
の回路図、第７図Ａ〜Ｆは第６図Ａ，Ｂ各部の波
形図、第８図Ａ，Ｂ，Ｃ、第９図Ａ，Ｂ，Ｃは本
発明を説明するに使用する原理的な波形図、第１
０図は本発明に対する第２の実施例回路図、第１
１図Ａ〜Ｔは第５図各部の出力波形図、第１２図
Ａ〜Ｔは第１０図を任意秒リセツト方式として使
用した場合の各部の波形図である。８……基準信号発生回路、９……第１の分周回
路、１０……波形整形回路、１１……第２の分周
回路、１２……反転パルス発生回路、１３……駆
動回路、１４……リセツト信号供給回路、１５…
…リセツト信号入力端子、１６……リセツト禁止
回路、１７……セツト信号遅延回路。

Claims

【特許請求の範囲】

１基準信号源よりの信号を分周するリセツト端
子付の第１の分周回路と、上記第１の分周回路へ
リセツト信号を供給するリセツト信号供給回路
と、上記第１の分周回路が上記リセツト信号によ
りリセツトされているときステツプモーターの磁
器極性を記憶する第２の分周回路と、上記第２の
分周回路より出力される信号をもつて、上記ステ
ツプモーターを駆動する固定コイルに１ステツプ
ごとに逆方向へ流れる駆動電流を供給するドライ
バー回路とを用意し、上記リセツト信号供給回路
よりのリセツト信号により上記第１の分周回路を
一担リセツトし解除する際、解除と同時に上記第
２の分周回路が記憶するデータをもつて、上記ス
テツプモーターを保障運針させる様にした電子時
計において、上記リセツト信号供給回路にリセツ
ト信号を遅延させるための回路を形成し、上記第
１の分周回路がリセツトする時間を遅らせると共
に、前記遅延させるための回路の入力と出力の間
の論理積をとるための回路を形成し、上記第２の
分周回路へ上記ステツプモーターを規制動作させ
るための信号を送り込み、上記リセツト信号を解
除する時、上記ステツプモーターを規制動作させ
る様にしたことを特徴とする電子時計。