JPS61106066A - スイツチング・レギユレ−タ起動回路 - Google Patents
スイツチング・レギユレ−タ起動回路Info
- Publication number
- JPS61106066A JPS61106066A JP22823284A JP22823284A JPS61106066A JP S61106066 A JPS61106066 A JP S61106066A JP 22823284 A JP22823284 A JP 22823284A JP 22823284 A JP22823284 A JP 22823284A JP S61106066 A JPS61106066 A JP S61106066A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- capacitor
- zener diode
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力電圧が所定値に達した時にパルス幅変調
制御回路に対して一定時間だけ電源供給を行うと共に、
再起動を確実に行い得るようにしたスイッチング・レギ
ュレータ起動回路に関するものである。
制御回路に対して一定時間だけ電源供給を行うと共に、
再起動を確実に行い得るようにしたスイッチング・レギ
ュレータ起動回路に関するものである。
第３図は従来のスイッチング・レギュレータ起動回路の
１例のブロック図である。第３図において、１と２は抵
抗、３と４はトランジスタ、５ないし７はダイオード、
８と９はコンデンサ、１０はツェナ・ダイオード、１１
は変圧器の１次捲線、１２！よ変圧器の２次捲線、１３
は変圧器の３次捲線、１４はパルス幅変調制御回路をそ
れぞれ示し壬いる。入力端子Ｔｉ間に直流電圧が印加さ
れ、その値が所定値を越えると、ツェナ・ダイオード１
０が電流を流し、電流が抵抗１、トランジスタ３、ダイ
オード３を経由してパルス幅変調制御回路１４に流れる
。パルス幅変調制御回路１４は、起動されると、トラン
ジスタ４をオン／オフする。
１例のブロック図である。第３図において、１と２は抵
抗、３と４はトランジスタ、５ないし７はダイオード、
８と９はコンデンサ、１０はツェナ・ダイオード、１１
は変圧器の１次捲線、１２！よ変圧器の２次捲線、１３
は変圧器の３次捲線、１４はパルス幅変調制御回路をそ
れぞれ示し壬いる。入力端子Ｔｉ間に直流電圧が印加さ
れ、その値が所定値を越えると、ツェナ・ダイオード１
０が電流を流し、電流が抵抗１、トランジスタ３、ダイ
オード３を経由してパルス幅変調制御回路１４に流れる
。パルス幅変調制御回路１４は、起動されると、トラン
ジスタ４をオン／オフする。
トランジスタ４がオン／オフすると、１次捲線１１に電
流が断続的に流れ、これにより２次捲線１２及び３次捲
線１３に電圧が誘起され、負荷に電流が流れる。３次捲
線１゛３に電圧が誘起されると、パルス幅制御回路１４
には３次捲線１３から電力が供給され、トランジスタ３
及びダイオード５はオフする。第３図において、負荷側
が短絡したり、あるいはパルス幅変調制御回路１４が故
障して発振を停止したりすると、電力は抵抗１、トラン
ジスタ３及びダイオード５を介してパルス幅変調制御回
路１４に供給され、このとき抵抗１及びトランジスタ３
の発熱は最大となり、その放熱も充分考慮して設計しな
ければならず、形状が大きくなり、コスト・アップを招
く。
流が断続的に流れ、これにより２次捲線１２及び３次捲
線１３に電圧が誘起され、負荷に電流が流れる。３次捲
線１゛３に電圧が誘起されると、パルス幅制御回路１４
には３次捲線１３から電力が供給され、トランジスタ３
及びダイオード５はオフする。第３図において、負荷側
が短絡したり、あるいはパルス幅変調制御回路１４が故
障して発振を停止したりすると、電力は抵抗１、トラン
ジスタ３及びダイオード５を介してパルス幅変調制御回
路１４に供給され、このとき抵抗１及びトランジスタ３
の発熱は最大となり、その放熱も充分考慮して設計しな
ければならず、形状が大きくなり、コスト・アップを招
く。
第４図は従来のスイッチング・レギュレータ起動回路の
他側のブロック図である。第４図において、１５は抵抗
、１６はコンデンサをそれぞれ示している。なお、第３
図と同一符号は同一物を示している。第４図において、
入力端子Ｔｉ間に印加される電圧が所定値を越えると、
コンデンサ１６、抵抗２及びダイオード５を経由してパ
ルス幅変調制御回路１４に電力が供給されてパルス幅変
調制御回路１４が起動され、コンデンサ１６の電圧が所
定値に達すると、上記のパスによるパルス幅変調制御回
路１４への電力供給は停止される。
他側のブロック図である。第４図において、１５は抵抗
、１６はコンデンサをそれぞれ示している。なお、第３
図と同一符号は同一物を示している。第４図において、
入力端子Ｔｉ間に印加される電圧が所定値を越えると、
コンデンサ１６、抵抗２及びダイオード５を経由してパ
ルス幅変調制御回路１４に電力が供給されてパルス幅変
調制御回路１４が起動され、コンデンサ１６の電圧が所
定値に達すると、上記のパスによるパルス幅変調制御回
路１４への電力供給は停止される。
パルス幅変調制御回路１４が起動された後の動作は第３
図のものと略ぼ同じである。
図のものと略ぼ同じである。
第４図の従来例においては、電源投入時に抵抗２及びツ
ェナ・ダイオード１０を流れる電流を充分大きくしなけ
れば、スムーズに起動がかからず、また、一旦電源を切
った場合、コンデンサ１６と抵抗１５で構成されディス
チャージ回路で再起動に充分な位にコンデンサ１６に蓄
えられた電荷を放電する迄にかなりの時間を必要とする
。
ェナ・ダイオード１０を流れる電流を充分大きくしなけ
れば、スムーズに起動がかからず、また、一旦電源を切
った場合、コンデンサ１６と抵抗１５で構成されディス
チャージ回路で再起動に充分な位にコンデンサ１６に蓄
えられた電荷を放電する迄にかなりの時間を必要とする
。
本発明は、上記の考察に基づくものであって、部品の小
型化が可能なこと、再起動を確実に行い得ること及び製
造コストが廉価なこと等の特徴を持つスイッチング・レ
ギュレータ起動回路を提供することを目的としている。
型化が可能なこと、再起動を確実に行い得ること及び製
造コストが廉価なこと等の特徴を持つスイッチング・レ
ギュレータ起動回路を提供することを目的としている。
そしてそのため、本発明のスイッチング・レギュレータ
起動回路は、１対の入力端子と、抵抗、第１のツェナ・
ダイオード、第２のツェナ・ダイオード及び第３のツェ
ナ・ダイオードより成り且つ上記１対の入力端子間に接
続された第１の直列回路と、パルス幅変調制御回路と、
コレクタが上記一方の入力端子に直接又は抵抗を介して
接続され、エミッタが上記パルス幅変調制御回路に接続
され、ベースが上記第２のツェナ・ダイオードと第３の
ツェナ・ダイオードの接合点Ａに接続された第１のトラ
ンジスタと、上記接合点Ａと他方の入力端子間に接続さ
れた抵抗と、上記第１のツェナ・ダイオードと第２のツ
ェナ・ダイオードの接合点Ｂと他方の入力端子間に接続
された抵抗とコンデンサより成る第２の直列回路と、エ
ミッタが上記接合点Ｂに接続され、コレクタが上記他方
の入力端子に接続され、ベースが抵抗を介して上記コン
デンサと抵抗の接合点に接続された第２のトランジスタ
と、上記コンデンサと並列接続された抵抗とを具備する
ことを特徴としている。
起動回路は、１対の入力端子と、抵抗、第１のツェナ・
ダイオード、第２のツェナ・ダイオード及び第３のツェ
ナ・ダイオードより成り且つ上記１対の入力端子間に接
続された第１の直列回路と、パルス幅変調制御回路と、
コレクタが上記一方の入力端子に直接又は抵抗を介して
接続され、エミッタが上記パルス幅変調制御回路に接続
され、ベースが上記第２のツェナ・ダイオードと第３の
ツェナ・ダイオードの接合点Ａに接続された第１のトラ
ンジスタと、上記接合点Ａと他方の入力端子間に接続さ
れた抵抗と、上記第１のツェナ・ダイオードと第２のツ
ェナ・ダイオードの接合点Ｂと他方の入力端子間に接続
された抵抗とコンデンサより成る第２の直列回路と、エ
ミッタが上記接合点Ｂに接続され、コレクタが上記他方
の入力端子に接続され、ベースが抵抗を介して上記コン
デンサと抵抗の接合点に接続された第２のトランジスタ
と、上記コンデンサと並列接続された抵抗とを具備する
ことを特徴としている。
以下、本発明を図面を参照しつつ説明する。第１図は本
発明の１実施例のブロック図である。第１図において、
１マないし２１は抵抗、２２はトランジスタ、２３はコ
ンデンサ、２４ないし２６はツェナ・ダイオードをそれ
ぞれ示している。なお、第３図と同一符号は同一物をそ
れぞれ示している。
発明の１実施例のブロック図である。第１図において、
１マないし２１は抵抗、２２はトランジスタ、２３はコ
ンデンサ、２４ないし２６はツェナ・ダイオードをそれ
ぞれ示している。なお、第３図と同一符号は同一物をそ
れぞれ示している。
入力端子Ｔｉ間に印加される直流電圧は１３０■±２０
％である。例えば、抵抗１７は２０にで１／２Ｗ、抵抗
１８は２７に１抵抗１９は４７に２抵抗２０は２７Ｋ、
抵抗２１はＬＯＯＫ、コンデンサ２３は１００μ、ツェ
ナ・ダイオード２４はＲＤ８２Ｆ （日本電気）、ツ
ェナ・ダイオード２５は１？Ｄ４．７ＥＢ （日本電
気）、ツェナ・ダイオード２６はＲＤ８．２ＥＢ （
日本電気）である。
％である。例えば、抵抗１７は２０にで１／２Ｗ、抵抗
１８は２７に１抵抗１９は４７に２抵抗２０は２７Ｋ、
抵抗２１はＬＯＯＫ、コンデンサ２３は１００μ、ツェ
ナ・ダイオード２４はＲＤ８２Ｆ （日本電気）、ツ
ェナ・ダイオード２５は１？Ｄ４．７ＥＢ （日本電
気）、ツェナ・ダイオード２６はＲＤ８．２ＥＢ （
日本電気）である。
電源投入後、入力端子に印加される電圧がツェナ・ダイ
オード２４．２５及び２６で決定される電圧以上になる
と、トランジスタ３及びダイオード５を介してパルス幅
変調制御回路１４に電力を供給される。これと同時にコ
ンデンサ２３の充電が開始され、所定時間後にトランジ
スタ２２がオンし、ツェナ・ダイオード２５と２６より
なる直列回路の両端をシャントする。この時のトランジ
スタ２２のエミッターコレクタ間の電圧は２■程度であ
る。上記の直列回路がトランジスタ２２のオンによりシ
ャントされると、トランジスタ３のベースに印可される
電圧はＯ■になり、トランジスタ３の出力電圧はＯＶ付
近まで降下する。このため、出力短絡、或いは発振停止
等の異常事態が連続することによるトランジスタ３等の
放熱の問題が無くなり、また、このときパルス幅変調制
御回路１４に電力が供給されないので、メイン・トラン
ジスタ及び二次側整流ダイオードの保護回路としても動
作する。電源がオフされると、コンデンサ２３の電荷は
、トランジスタ２２のベース・エミッタ間ダイオードと
抵抗１９よりなる回路及びこれに並列な抵抗１８を通っ
て急速に放電される。このため、再起動は、第４図の従
来方式に比べ確実に行うことが出来る。なお、第３図に
示すように、トランジスタ３のコレクタを抵抗を介して
一方の入力端子に接続しても良い。
オード２４．２５及び２６で決定される電圧以上になる
と、トランジスタ３及びダイオード５を介してパルス幅
変調制御回路１４に電力を供給される。これと同時にコ
ンデンサ２３の充電が開始され、所定時間後にトランジ
スタ２２がオンし、ツェナ・ダイオード２５と２６より
なる直列回路の両端をシャントする。この時のトランジ
スタ２２のエミッターコレクタ間の電圧は２■程度であ
る。上記の直列回路がトランジスタ２２のオンによりシ
ャントされると、トランジスタ３のベースに印可される
電圧はＯ■になり、トランジスタ３の出力電圧はＯＶ付
近まで降下する。このため、出力短絡、或いは発振停止
等の異常事態が連続することによるトランジスタ３等の
放熱の問題が無くなり、また、このときパルス幅変調制
御回路１４に電力が供給されないので、メイン・トラン
ジスタ及び二次側整流ダイオードの保護回路としても動
作する。電源がオフされると、コンデンサ２３の電荷は
、トランジスタ２２のベース・エミッタ間ダイオードと
抵抗１９よりなる回路及びこれに並列な抵抗１８を通っ
て急速に放電される。このため、再起動は、第４図の従
来方式に比べ確実に行うことが出来る。なお、第３図に
示すように、トランジスタ３のコレクタを抵抗を介して
一方の入力端子に接続しても良い。
第２図は第１図の実施例の動作を説明する図である。交
流電圧の全波整流器出力が抵抗とコンデンサとより成る
平滑回路で平滑化され、これが入力端子Ｔｉに印加され
る。電源スィッチが閉じられると、入力端子Ｔｉに印加
される電圧が約９４■になると、トランジスタ３の出力
電圧は急激に上昇する。この出力電圧は、高さが約７．
５■で幅が約２４０ ｍ ｓのパルス波形を持つ。
流電圧の全波整流器出力が抵抗とコンデンサとより成る
平滑回路で平滑化され、これが入力端子Ｔｉに印加され
る。電源スィッチが閉じられると、入力端子Ｔｉに印加
される電圧が約９４■になると、トランジスタ３の出力
電圧は急激に上昇する。この出力電圧は、高さが約７．
５■で幅が約２４０ ｍ ｓのパルス波形を持つ。
以上の説明から明らかなように、本発明によれば、部品
を小型化できること、再起動を確実に行い得ること及び
廉価で有ること等の顕著な効果を奏することが出来る。
を小型化できること、再起動を確実に行い得ること及び
廉価で有ること等の顕著な効果を奏することが出来る。
第１図は本発明の１実施例のブロック図、第２図はその
動作を説明するための図、第３図及び第４図は従来のス
イッチング・レギュレータ起動回路のブロック図である
。 １と２・・・抵抗、３と４・・・トランジスタ、５ない
し７・・・ダイオード、８と９・・・コンデンサ、１０
・・・ツェナ・ダイオード、１１・・・変圧器の１次捲
線、１２・・・変圧器の２次捲線、１３・・・変圧器の
３次捲線、１４・・・パルス幅変調制御回路、１５・・
・抵抗、１６・・・コンデンサ、１フないし２１・・・
抵抗、２２・・・トランジスタ、２３・・・コンデンサ
、２４ないし２６・・・ツェナ・ダイオード。
動作を説明するための図、第３図及び第４図は従来のス
イッチング・レギュレータ起動回路のブロック図である
。 １と２・・・抵抗、３と４・・・トランジスタ、５ない
し７・・・ダイオード、８と９・・・コンデンサ、１０
・・・ツェナ・ダイオード、１１・・・変圧器の１次捲
線、１２・・・変圧器の２次捲線、１３・・・変圧器の
３次捲線、１４・・・パルス幅変調制御回路、１５・・
・抵抗、１６・・・コンデンサ、１フないし２１・・・
抵抗、２２・・・トランジスタ、２３・・・コンデンサ
、２４ないし２６・・・ツェナ・ダイオード。
Claims (1)
- １対の入力端子と、抵抗、第１のツェナ・ダイオード、
第２のツェナ・ダイオード及び第３のツェナ・ダイオー
ドより成り且つ上記１対の入力端子間に接続された第１
の直列回路と、パルス幅変調制御回路と、コレクタが上
記一方の入力端子に直接又は抵抗を介して接続され、エ
ミッタが上記パルス幅変調制御回路に接続され、ベース
が上記第２のツェナ・ダイオードと第３のツェナ・ダイ
オードの接合点Ａに接続された第１のトランジスタと、
上記接合点Ａと他方の入力端子間に接続された抵抗と、
上記第１のツェナ・ダイオードと第２のツェナ・ダイオ
ードの接合点Ｂと他方の入力端子間に接続された抵抗と
コンデンサより成る第２の直列回路と、エミッタが上記
接合点Ｂに接続され、コレクタが上記他方の入力端子に
接続され、ベースが抵抗を介して上記コンデンサと抵抗
の接合点に接続された第２のトランジスタと、上記コン
デンサと並列接続された抵抗とを具備することを特徴と
するスイッチング・レギュレータ起動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22823284A JPS61106066A (ja) | 1984-10-30 | 1984-10-30 | スイツチング・レギユレ−タ起動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22823284A JPS61106066A (ja) | 1984-10-30 | 1984-10-30 | スイツチング・レギユレ−タ起動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61106066A true JPS61106066A (ja) | 1986-05-24 |
| JPH0243431B2 JPH0243431B2 (ja) | 1990-09-28 |
Family
ID=16873234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22823284A Granted JPS61106066A (ja) | 1984-10-30 | 1984-10-30 | スイツチング・レギユレ−タ起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61106066A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01318553A (ja) * | 1988-06-17 | 1989-12-25 | Murata Mfg Co Ltd | スイッチング電源回路 |
| JPH0340887U (ja) * | 1989-08-31 | 1991-04-19 |
-
1984
- 1984-10-30 JP JP22823284A patent/JPS61106066A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01318553A (ja) * | 1988-06-17 | 1989-12-25 | Murata Mfg Co Ltd | スイッチング電源回路 |
| JPH0340887U (ja) * | 1989-08-31 | 1991-04-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0243431B2 (ja) | 1990-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0527339B2 (ja) | ||
| JPS61106066A (ja) | スイツチング・レギユレ−タ起動回路 | |
| US5920469A (en) | DC power supply operable from variable A.C. supply mains and utilizing minimally sized energy storage capacitor | |
| JPH041587B2 (ja) | ||
| JPH08182187A (ja) | 突入電流抑制電源回路 | |
| JP3645274B2 (ja) | 電力変換手段 | |
| JP3029152B2 (ja) | 出力短絡保護回路 | |
| JPS6022573B2 (ja) | 突入電流制限回路 | |
| JPS5842994B2 (ja) | 水平発振回路の電源装置 | |
| JP2004320858A (ja) | スイッチング電源装置 | |
| JPH0445434Y2 (ja) | ||
| JPH0270271A (ja) | 自励インバータの起動回路 | |
| JPS6046769A (ja) | スイッチング電源 | |
| JPS5838414Y2 (ja) | スイッチングレギュレ−タ装置 | |
| JPH0545111Y2 (ja) | ||
| JPS60255058A (ja) | 突入電流抑制回路 | |
| JP2721522B2 (ja) | インバータ回路 | |
| JPH04255461A (ja) | 電源装置 | |
| JPS6166530A (ja) | 突入電流制限回路 | |
| JPH0710169B2 (ja) | パルス発生回路 | |
| JPH09107674A (ja) | スイッチングレギュレータの平滑回路 | |
| JPH02261068A (ja) | Ｄｃ―ａｃインバータ回路 | |
| JPS6322146B2 (ja) | ||
| JPS58103872A (ja) | 電源装置 | |
| JPS60134766A (ja) | 電源回路 |