JPS61102748A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61102748A
JPS61102748A JP59226351A JP22635184A JPS61102748A JP S61102748 A JPS61102748 A JP S61102748A JP 59226351 A JP59226351 A JP 59226351A JP 22635184 A JP22635184 A JP 22635184A JP S61102748 A JPS61102748 A JP S61102748A
Authority
JP
Japan
Prior art keywords
semiconductor chip
pattern
center
semiconductor
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59226351A
Other languages
English (en)
Inventor
Koichi Kanezaki
金崎　孝一
Hitoshi Udagawa
仁 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP59226351A priority Critical patent/JPS61102748A/ja
Publication of JPS61102748A publication Critical patent/JPS61102748A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板の中心部に、自動読取用の図柄を
設けた半導体装置に関する。
従来例の構成とその問題点 半導体装置の自動組立て工程では、半導体基板上に作り
込まれた半導体集積回路のポンディングパツドとリード
フレームを導電体（一般的には金線）で接続する場合、
自動ワイヤボンダに半導体チップ内のポンディングパツ
ドの中心座標を記憶させ、自動ワイヤボンダの任意の位
置に半導体チップの中心座標を持っていって自動ワイヤ
ボンドしている。この場合、半導体チップの中心座標が
自動ワイヤボンダで認識できるように、半導体チップの
中心座標位置に半導体基板上に作り込まれたトランジス
タ、抵抗、電極などの形状と異なる形状の図柄を挿入し
て、これを読取り手段によって、自動ワイヤボンダに半
導体チップの中心座標として、認識させている。
第１図は、半導体チップの中心座標に作られた図柄の従
来例を示す。図中１は半導体チップ、２は半導体チップ
の中心部に設けられた三角形の図柄、３はポンディング
パツドである。なお、基板の中心座標点を示す十字マー
クは、単に位置を示すのみで、図柄には表示されない。
ここで、半導体チップ１の中心座標点近傍に図柄２を挿
入することにより、半導体チップ１の中心座標がどこに
あるかは明確である。しかしながら、半導体チップの中
心部の図柄２が第１図の従来例のような三角形であるな
らば、半導体ウエノ・−にリピータを用いて半導体チッ
プ１を複数個作る場合、半導体チップ１が半導体ウエノ
・−の７アセノトの方向に対してどの方向に複数個作ら
れたものかが、不明確であることや、同三角形の方位の
読取りを誤り、しばしば、作業ミスをおこすなどの不都
合が生じる０ 発明の目的 本発明は、上記の不都合を排除し、半導体チップの中心
位置およびファセット方向が直ちに認識可能な半導体装
置を提供することを目的とする。
発明の構成 本発明は、半導体基板上に中心位置および半導体ウェハ
ーのファセット表示した非対称図柄を設けたことを特徴
とする半導体装置であり、これにより、半導体チップの
中心座標位置および半導体ウエハーのファセットの方向
が同時に表示できるものである。
実施例の説明 第２図は本発明の一実施例を示した半導体チップの平面
図であり、第１図と同一機能を有する個所は同一番号を
付している。次に第２図にもとづいてこの実施例装置を
詳しく説明する。
第２図示の半導体装置は、半導体チップ１の中心座標点
の十字マークに一端をそろえた図柄４を挿入したもので
ある。これにより、半導体チップの中心座標点と半導体
ウニ・・のファセット方向とが明確になる。すなわち、
前記半導体チップ１の中心部に設けた図柄４を実施例第
２図のように、たとえば＠Ｆ　”　（以下Ｆマークと記
す）とし、その２字読取り方向をファセットの東西方向
にそろえたならばこのＦマークの位置および読取り方向
により、半導体チップ１の中心座標点および半導体ウェ
ハーのファセットの方向が同時に表示できるものである
。この図柄は、通常、金属蒸着膜からパターン処理によ
り形成されるが、読取りの誤りの起こらないように、非
対称性図柄に選定することが不可欠である。
発明の効果 以上実施例に説明したように、本発明は半導体チップの
中心位置に非対称性図柄を配したことにより、中心位置
のみならず、半導体ウエハーのファセットの方向も同時
に表示できるので、たとえば、自動ワイヤボンドの工程
での読取りの誤りが起こらず、その利用価値は大きい。
【図面の簡単な説明】
第１図は従来例の半導体チップの図柄を含む平面図、第
２図は本発明の一実施例半導体装置の平面図である。 １・・・・半導体チップ、３・・・・・・ボンディング
パノド、４・・・Ｆマーク図柄。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板上に中心位置および半導体ウエハーのファ
    セット方向を表示した非対称性図柄を設けたことを特徴
    とする半導体装置。
JP59226351A 1984-10-26 1984-10-26 半導体装置 Pending JPS61102748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59226351A JPS61102748A (ja) 1984-10-26 1984-10-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59226351A JPS61102748A (ja) 1984-10-26 1984-10-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS61102748A true JPS61102748A (ja) 1986-05-21

Family

ID=16843796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59226351A Pending JPS61102748A (ja) 1984-10-26 1984-10-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS61102748A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041909A (ko) * 1997-11-25 1999-06-15 윤종용 반도체 칩

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041909A (ko) * 1997-11-25 1999-06-15 윤종용 반도체 칩

Similar Documents

Publication Publication Date Title
JPH05160290A (ja) 回路モジュール
JPS61102748A (ja) 半導体装置
JP2890621B2 (ja) 混成集積回路装置
JP2878929B2 (ja) 半導体装置
JPH03129866A (ja) 半導体装置
JP2867138B2 (ja) 半導体装置及び製造方法
JP3157249B2 (ja) 半導体装置実装体及び実装方法
JP3229068B2 (ja) Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JPH04199552A (ja) Ｉｃパッケージ
JPH04201880A (ja) エンボスタイプキャリアテープ
JPH0499339A (ja) ワイヤボンダ用ツール
JPS56148856A (en) Film carrier
JPH0645494A (ja) 半導体集積回路用パッケージ
JPH0199245A (ja) Ｉｃパッケージ
JPH0590325A (ja) 半導体装置のボンデイングパツド
JPH0471288A (ja) 半導体実装基板
JPS5844593Y2 (ja) ビ−ム・リ−ド型半導体装置
JPS60253251A (ja) 半導体装置
JPS63283052A (ja) 集積回路用パツケ−ジ
JPH10223705A (ja) プローブカード
JPH03273654A (ja) 混成集積回路
JPH02134852A (ja) 樹脂封止型半導体装置
JPS62102536A (ja) 集積回路パツケ−ジ
JPS6024047A (ja) ダイオ−ド
JPS6366957A (ja) 半導体集積回路のパツケ−ジ