JPS61101030A - 微細パタ−ン形成法 - Google Patents
微細パタ−ン形成法Info
- Publication number
- JPS61101030A JPS61101030A JP59223352A JP22335284A JPS61101030A JP S61101030 A JPS61101030 A JP S61101030A JP 59223352 A JP59223352 A JP 59223352A JP 22335284 A JP22335284 A JP 22335284A JP S61101030 A JPS61101030 A JP S61101030A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- film
- resist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010931 gold Substances 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 abstract description 3
- 230000018109 developmental process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は例えば磁気バブルメモリに適応して有利な光露
光技術による微細パターン形成法に関するものである。
光技術による微細パターン形成法に関するものである。
磁気バブルメモリは不揮発性メモリであり、且つフロッ
ピーディスク等の磁気ディスクや磁気テープの如く可動
機構を必要とぜす、しかも高速アクセスができ、長寿命
でプリント板実装もできるなどの優れた特徴をもってい
る。
ピーディスク等の磁気ディスクや磁気テープの如く可動
機構を必要とぜす、しかも高速アクセスができ、長寿命
でプリント板実装もできるなどの優れた特徴をもってい
る。
磁気バブルメモリは１チツプ（略１０角）当りの記憶容
量をＩＭｂｉｔ 、 ４Ｍｂｉｔと高めてきたが、これ
に伴いパターンの微細加工技術が極めて重要になってき
ている。
量をＩＭｂｉｔ 、 ４Ｍｂｉｔと高めてきたが、これ
に伴いパターンの微細加工技術が極めて重要になってき
ている。
光露光技術では形成困難とされている最小幅寸法が１μ
ｍ以下の微細パターンを形成する方法として電子ビーム
露光やＸ線露光があるが一定面積当りの露光時間が格段
に長い、また装置が大がか１ りで価格が非常に高くコ
スト面に問題がある等の欠、壱がある。
ｍ以下の微細パターンを形成する方法として電子ビーム
露光やＸ線露光があるが一定面積当りの露光時間が格段
に長い、また装置が大がか１ りで価格が非常に高くコ
スト面に問題がある等の欠、壱がある。
このため従前の光露光技術による微細パターンの形成法
の提り（が望まれている。
の提り（が望まれている。
第３図に光霧光法による従来のパターン形成法の工程を
示す。図において１１は露光用マスク、１１ａはマスク
パターン、１２はレジスト膜、１３はパターン形成用膜
、１４は基板、に）は照射光である。
示す。図において１１は露光用マスク、１１ａはマスク
パターン、１２はレジスト膜、１３はパターン形成用膜
、１４は基板、に）は照射光である。
この従来の光露光１ｄ（Ａ）の如く基板１４上に金属等
のパターン形成用膜１３とレジスト膜１２が被着形成さ
れ、その上に密着或いはある程度の距離をおいて露光用
マスク１１を記動した状態で行なわれている。
のパターン形成用膜１３とレジスト膜１２が被着形成さ
れ、その上に密着或いはある程度の距離をおいて露光用
マスク１１を記動した状態で行なわれている。
具体的に説明すればまず、形成したいパターン形状と同
形のマスクパターンｌｌａ ｆ有する露光用マスク１１
を用いてレジスト膜１２を露光し、現像して（Ｃ）の如
きレジストパターン１２′ヲ形成する。その後該レジス
トパターン１２′ヲ用いてバタ〒ン形成用晩１３をイオ
ンエツチング等にてエツチングし、レジストパターン１
２′ヲとりのぞいて（Ｄ）の如き配線パターンやマスク
としての所望パターンが完成する。
形のマスクパターンｌｌａ ｆ有する露光用マスク１１
を用いてレジスト膜１２を露光し、現像して（Ｃ）の如
きレジストパターン１２′ヲ形成する。その後該レジス
トパターン１２′ヲ用いてバタ〒ン形成用晩１３をイオ
ンエツチング等にてエツチングし、レジストパターン１
２′ヲとりのぞいて（Ｄ）の如き配線パターンやマスク
としての所望パターンが完成する。
このように従来は露光用マスク１１１個だけ用いて露光
、現像、エツチングの工程を１回のみでパターンの形成
を行っていた０ 〔発明が解決しようとする問題点〕 上記の如き方法により微細（１μｍ以下）なパターンを
形成しようとするとマスクパターン１ｌａＯ幅が狭いた
め（Ｂ）の如く露光時に該マスクパターンｌｌａの両側
からの光のまわりこみを生じレジスト膜１２が余謂な部
分まで露光され、これを現像すると（Ｃ）の如く側面が
だれたレジストパターン１２′が形成されてしまう。ぞ
してこのようなレジストパターン１２′金用いてエツチ
ングすると（Ｄ）に示すような側面に傾斜のあるパター
ンができ、所望形状のパターンを形成することができな
い。
、現像、エツチングの工程を１回のみでパターンの形成
を行っていた０ 〔発明が解決しようとする問題点〕 上記の如き方法により微細（１μｍ以下）なパターンを
形成しようとするとマスクパターン１ｌａＯ幅が狭いた
め（Ｂ）の如く露光時に該マスクパターンｌｌａの両側
からの光のまわりこみを生じレジスト膜１２が余謂な部
分まで露光され、これを現像すると（Ｃ）の如く側面が
だれたレジストパターン１２′が形成されてしまう。ぞ
してこのようなレジストパターン１２′金用いてエツチ
ングすると（Ｄ）に示すような側面に傾斜のあるパター
ンができ、所望形状のパターンを形成することができな
い。
前記問題点を解決するため本発明では、微細パターンの
一方側面を生成するための第一マスクと前記微細幅パタ
ーンの他方側面を生成するための第二マスクとを用い、
前記第一マスクを用いて前記レジスト膜を露光、現像し
、且つ前記パターン形成用膜をエツチングして前記一方
側面を生成する工程と、一方側面が形成された該パター
ン形成用膜上に再度前記レジスト膜を被着する工程と、
前記第二マスクを用いて前記被着レジスト膜を露光、現
像し、且つ前記パターン形成用膜をエツチングして前記
他方側面を生成する工程とを少なくとも有してなること
全特徴とする微細パターン形成法を提供する。
一方側面を生成するための第一マスクと前記微細幅パタ
ーンの他方側面を生成するための第二マスクとを用い、
前記第一マスクを用いて前記レジスト膜を露光、現像し
、且つ前記パターン形成用膜をエツチングして前記一方
側面を生成する工程と、一方側面が形成された該パター
ン形成用膜上に再度前記レジスト膜を被着する工程と、
前記第二マスクを用いて前記被着レジスト膜を露光、現
像し、且つ前記パターン形成用膜をエツチングして前記
他方側面を生成する工程とを少なくとも有してなること
全特徴とする微細パターン形成法を提供する。
パターン形成する際の露光、現像、エツチングの工程を
２回行うことでパターンの２つの側面音別々に形成する
ことによレマスクの両側面のそれぞれ反対面からの光の
捷わりこみがなくなりパターンマスクとほぼ同寸法で両
側面が垂直、すなわちだれのないレジストマスクが形成
される。
２回行うことでパターンの２つの側面音別々に形成する
ことによレマスクの両側面のそれぞれ反対面からの光の
捷わりこみがなくなりパターンマスクとほぼ同寸法で両
側面が垂直、すなわちだれのないレジストマスクが形成
される。
以下、第１図と卯２図の図面に従って本発明の詳細な説
明する。
明する。
第１図は本発明の微細パターン形成法の工程を説明する
ための断面図、第２図は第１図の主要工程の平面図で凌
ンる。
ための断面図、第２図は第１図の主要工程の平面図で凌
ンる。
図において１，５は露光用第１．第２マスク、ｌａ、５
ａＵマスクパターン、２，６ｕレジスト膜、２ａ、６ａ
は露光後のレジスト膜（以下レジストパターン）、３は
３０００Ａの金からなるパターン形成用膜、４はＧＧＧ
基板、７，８は形成さハたパターンである。
ａＵマスクパターン、２，６ｕレジスト膜、２ａ、６ａ
は露光後のレジスト膜（以下レジストパターン）、３は
３０００Ａの金からなるパターン形成用膜、４はＧＧＧ
基板、７，８は形成さハたパターンである。
第２図（Ｔ））に示すような微細（最小幅ωが１μｍ以
下）な所望パターン８を形成する場合、本発明の実施例
では、まず第１図（Ａ）に示すようにレジスト膜２の一
方側面のみを形成するようなマスクパターン１ａを有す
る露光用第１マスク１（第２図（Ａ）参照）を用いてレ
ジスト膜２の露光全行い、現像して第１図（Ｂ）に示す
如きレジストパターン２ａｉ形成する。その後、該レジ
ストパターン２ｋを用いてＧＧｌｊ二板４上板４上らな
るパターン形成用膜３のイオンエツチングを行い、レジ
ストパターン２Ｉをとりのぞいて第１図（Ｃ）に示す如
き一方イ＋ｌ１ｌＷｒｌが生成されたパターン７（第２
図（Ｃ）参照）をまず形成する。
下）な所望パターン８を形成する場合、本発明の実施例
では、まず第１図（Ａ）に示すようにレジスト膜２の一
方側面のみを形成するようなマスクパターン１ａを有す
る露光用第１マスク１（第２図（Ａ）参照）を用いてレ
ジスト膜２の露光全行い、現像して第１図（Ｂ）に示す
如きレジストパターン２ａｉ形成する。その後、該レジ
ストパターン２ｋを用いてＧＧｌｊ二板４上板４上らな
るパターン形成用膜３のイオンエツチングを行い、レジ
ストパターン２Ｉをとりのぞいて第１図（Ｃ）に示す如
き一方イ＋ｌ１ｌＷｒｌが生成されたパターン７（第２
図（Ｃ）参照）をまず形成する。
１〜かる後、第１図（Ｄ）の如くパターン７と基板４の
露出部に再度レジスト膜６を塗布する。そして他方側面
全形成するようなマスクパターン５ａを有する露光用紀
２マスク５（第２図（Ｂ）参照）を用いてレジスト膜６
の露光、現像を行い、第１図（Ｅ）に示すようなレジス
トマスク６ａを形成する。その稜レジストマスク６ａ′
？用いてイオンエツチングし該レジストパターン６ａの
除去を行うことにより第１図（Ｆ）および第２図（Ｉ）
）に示す所望のパターン８が形成される。
露出部に再度レジスト膜６を塗布する。そして他方側面
全形成するようなマスクパターン５ａを有する露光用紀
２マスク５（第２図（Ｂ）参照）を用いてレジスト膜６
の露光、現像を行い、第１図（Ｅ）に示すようなレジス
トマスク６ａを形成する。その稜レジストマスク６ａ′
？用いてイオンエツチングし該レジストパターン６ａの
除去を行うことにより第１図（Ｆ）および第２図（Ｉ）
）に示す所望のパターン８が形成される。
本発明では所望のパターンの両側向な・二つの露光用マ
スクを用い別々の露光、現像、エツチング工程で形成す
るため露光時の反対（１１１１の面からの光の捷わりこ
みはなくなるので光のまわりこみが低減され、パターン
マスクとほぼ同形のレジストパターンを形成することが
可能となり所望の微細なパターンヲエノチングすること
ができる。
スクを用い別々の露光、現像、エツチング工程で形成す
るため露光時の反対（１１１１の面からの光の捷わりこ
みはなくなるので光のまわりこみが低減され、パターン
マスクとほぼ同形のレジストパターンを形成することが
可能となり所望の微細なパターンヲエノチングすること
ができる。
第１図は本発明の微細パターン形成法のＴ８を示す図、
第２図は第１図の主要工程の平面図で、第３図は従来の
パターン形成法の工程を示す図である。 図において、１，５は露光用第１．第２マスク、２．６
はレジスト膜、３けパターン形成用膜、４は基板、７，
８は形成さｔＩだパターンである。 Ｃ′ＸＪト
第２図は第１図の主要工程の平面図で、第３図は従来の
パターン形成法の工程を示す図である。 図において、１，５は露光用第１．第２マスク、２．６
はレジスト膜、３けパターン形成用膜、４は基板、７，
８は形成さｔＩだパターンである。 Ｃ′ＸＪト
Claims (2)
- （１）パターン形成用膜上に被着した感光性レジスト膜
を露光用マスクを用いて露光し、現像してレジストパタ
ーンを形成し、しかる後パターン形成用膜をエッチング
して微細幅のパターンを形成する方法において、前記微
細パターンの一方側面を生成するための第一マスクと前
記微細幅パターンの他方側面を生成するための第二マス
クとを用い、前記第一マスクを用いて前記レジスト膜を
露光、現像し、且つ前記パターン形成用膜をエッチング
して前記一方側面を生成する工程と、一方側面が形成さ
れた該パターン形成用膜上に再度前記レジスト膜を被着
する工程と、前記第二マスクを用いて前記被着レジスト
膜を露光、現像し、且つ前記パターン形成用膜をエッチ
ングして前記他方側面を生成する工程とを少なくとも有
してなることを特徴とする微細パターン形成法。 - （２）前記パターンはバブル結晶層表面に被着したイオ
ン注入パターン形成用パターンであることを特徴とする
特許請求の範囲第１項記載の微細パターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223352A JPS61101030A (ja) | 1984-10-24 | 1984-10-24 | 微細パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223352A JPS61101030A (ja) | 1984-10-24 | 1984-10-24 | 微細パタ−ン形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61101030A true JPS61101030A (ja) | 1986-05-19 |
| JPH0462451B2 JPH0462451B2 (ja) | 1992-10-06 |
Family
ID=16796815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59223352A Granted JPS61101030A (ja) | 1984-10-24 | 1984-10-24 | 微細パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61101030A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04332114A (ja) * | 1990-09-17 | 1992-11-19 | Hyundai Electron Ind Co Ltd | 半導体装置のマスクパターン形成方法 |
-
1984
- 1984-10-24 JP JP59223352A patent/JPS61101030A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04332114A (ja) * | 1990-09-17 | 1992-11-19 | Hyundai Electron Ind Co Ltd | 半導体装置のマスクパターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462451B2 (ja) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6767674B2 (en) | Method for obtaining elliptical and rounded shapes using beam shaping | |
| US6335145B1 (en) | Pattern forming method and pattern forming apparatus | |
| JPS61101030A (ja) | 微細パタ−ン形成法 | |
| JPS6236636B2 (ja) | ||
| US20050011767A1 (en) | Manufacturing method for a magnetic recording medium stamp and manufacturing apparatus for a magnetic recording medium stamp | |
| US7354699B2 (en) | Method for producing alignment mark | |
| JPH04348591A (ja) | 印刷配線板の製造方法 | |
| JPS6233580B2 (ja) | ||
| JPS63165851A (ja) | フオトレジストパタ−ンの形成方法 | |
| US4557986A (en) | High resolution lithographic process | |
| JP2000503484A (ja) | 電気絶縁支持体上に少なくとも２つの配線面を形成する方法 | |
| JPS602956A (ja) | フオトマスクの製造方法 | |
| JPS60208834A (ja) | パタ−ン形成方法 | |
| KR100762228B1 (ko) | 전자빔 다중 노광에 의한 이미지 라이팅 방법 | |
| JPS5914187A (ja) | 微細パタ−ン形成方法 | |
| JPS58153932A (ja) | 写真蝕刻方法 | |
| JPH0471331B2 (ja) | ||
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| JPH0526182B2 (ja) | ||
| JPS63308919A (ja) | 電子ビ−ム描画方法 | |
| JPH03228306A (ja) | 微細パターンの形成方法 | |
| JPH05198919A (ja) | プリント配線板の製造方法 | |
| JPS6275993A (ja) | 磁気バブル転送路の形成方法 | |
| JPH03222318A (ja) | 半導体装置の製造方法 | |
| JPS6359540B2 (ja) |