JPH0462451B2 - - Google Patents
Info
- Publication number
- JPH0462451B2 JPH0462451B2 JP59223352A JP22335284A JPH0462451B2 JP H0462451 B2 JPH0462451 B2 JP H0462451B2 JP 59223352 A JP59223352 A JP 59223352A JP 22335284 A JP22335284 A JP 22335284A JP H0462451 B2 JPH0462451 B2 JP H0462451B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- resist
- film
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 230000007261 regionalization Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は例えば磁気バブルメモリに適応して有
利な光露光技術による微細パターン形成法に関す
るものである。
利な光露光技術による微細パターン形成法に関す
るものである。
磁気バブルメモリは不揮発性メモリであり、且
つフロツピーデイスク等の磁気デイスクや磁気テ
ープの如く可動機構を必要とせず、しかも高速ア
クセスができ、長寿命でプリント板実装もできる
などの優れた特徴をもつている。
つフロツピーデイスク等の磁気デイスクや磁気テ
ープの如く可動機構を必要とせず、しかも高速ア
クセスができ、長寿命でプリント板実装もできる
などの優れた特徴をもつている。
磁気バブルメモリは１チツプ（略１cm角）当り
の記憶容量を1Mbit，4Mbitと高めてきたが、こ
れに伴いパターンの微細加工技術が極めて重要に
なつてきている。
の記憶容量を1Mbit，4Mbitと高めてきたが、こ
れに伴いパターンの微細加工技術が極めて重要に
なつてきている。
光露光技術では形成困難とされている最小幅寸
法が1μm以下の微細パターンを形成する方法とし
て電子ビーム露光やＸ線露光があるが一定面積当
りの露光時間が格段に長い、また装置が大がかり
で価格が非常に高くコスト面に問題がある等の欠
点がある。
法が1μm以下の微細パターンを形成する方法とし
て電子ビーム露光やＸ線露光があるが一定面積当
りの露光時間が格段に長い、また装置が大がかり
で価格が非常に高くコスト面に問題がある等の欠
点がある。
このため従前の光露光技術による微細パターン
の形成法の提供が望まれている。
の形成法の提供が望まれている。
第３図に光露光法による従来のパターン形成法
の工程を示す。図において１１は露光用マスク、
１１ａはマスクパターン、１２はレジスト膜、１
３はパターン形成用膜、１４は基板、アは照射光
である。
の工程を示す。図において１１は露光用マスク、
１１ａはマスクパターン、１２はレジスト膜、１
３はパターン形成用膜、１４は基板、アは照射光
である。
この従来の光露光はＡの如く基板１４上に金属
等のパターン形成法膜１３とレジスト膜１２が被
着形成され、その上に密着或いはある程度の距離
をおいて露光用マスク１１を配置した状態で行な
われている。
等のパターン形成法膜１３とレジスト膜１２が被
着形成され、その上に密着或いはある程度の距離
をおいて露光用マスク１１を配置した状態で行な
われている。
具体的に説明すればまず、形成したいパターン
形状と同形のマスクパターン１１ａを有する露光
用マスク１１を用いてレジスト膜１２を露光し、
現像してＣの如きレジストパターン１２′を形成
する。その後該レジストパターン１２′を用いて
パターン形成用膜１３をイオンエツチング等にて
エツチングし、レジストパターン１２′をとりの
ぞいてＤの如き配線パターンやマスクとしての所
望パターンが完成する。
形状と同形のマスクパターン１１ａを有する露光
用マスク１１を用いてレジスト膜１２を露光し、
現像してＣの如きレジストパターン１２′を形成
する。その後該レジストパターン１２′を用いて
パターン形成用膜１３をイオンエツチング等にて
エツチングし、レジストパターン１２′をとりの
ぞいてＤの如き配線パターンやマスクとしての所
望パターンが完成する。
このように従来は露光用マスク１１１個だけ用
いて露光、現像、エツチングの工程を１回のみで
パターンの形成を行つていた。
いて露光、現像、エツチングの工程を１回のみで
パターンの形成を行つていた。
上記の如き方法により微細（1μm以下）なパタ
ーンを形成しようとするとマスクパターン１１ａ
の幅が狭いためＢの如く露光時に該マスクパター
ン１１ａの両側からの光のまわりこみを生じレジ
スト膜１２が余計な部分まで露光され、これを現
像するとＣの如く側面がだれたレジストパターン
１２′が形成されてしまう。そしてこのようなレ
ジストパターン１２′を用いてエツチングすると
Ｄに示すような側面に傾斜のあるパターンがで
き、所望形状のパターンを形成することができな
い。
ーンを形成しようとするとマスクパターン１１ａ
の幅が狭いためＢの如く露光時に該マスクパター
ン１１ａの両側からの光のまわりこみを生じレジ
スト膜１２が余計な部分まで露光され、これを現
像するとＣの如く側面がだれたレジストパターン
１２′が形成されてしまう。そしてこのようなレ
ジストパターン１２′を用いてエツチングすると
Ｄに示すような側面に傾斜のあるパターンがで
き、所望形状のパターンを形成することができな
い。
前記問題点を解決するため本発明では、微細パ
ターンの一方側面を生成するための第一マスクと
前記微細幅パターンの他方側面を生成するための
第二マスクとを用い、前記第一マスクを用いて前
記レジスト膜を露光、現像し、且つ前記パターン
形成用膜をエツチングして前記一方側面を生成す
る工程と、一方側面が形成された該パターン形成
用膜上に再度前記レジスト膜を被着する工程と、
前記第二マスクを用いて前記被着レジスト膜を露
光、現像し、且つ前記パターン形成用膜をエツチ
ングして前記他方側面を生成する工程とを少なく
とも有してなることを特徴とする微細パターン形
成法を提供する。
ターンの一方側面を生成するための第一マスクと
前記微細幅パターンの他方側面を生成するための
第二マスクとを用い、前記第一マスクを用いて前
記レジスト膜を露光、現像し、且つ前記パターン
形成用膜をエツチングして前記一方側面を生成す
る工程と、一方側面が形成された該パターン形成
用膜上に再度前記レジスト膜を被着する工程と、
前記第二マスクを用いて前記被着レジスト膜を露
光、現像し、且つ前記パターン形成用膜をエツチ
ングして前記他方側面を生成する工程とを少なく
とも有してなることを特徴とする微細パターン形
成法を提供する。
パターン形成する際の露光、現像、エツチング
の工程を２回行うことでパターンの２つの側面を
別々に形成することによりマスクの両側面のそれ
ぞれ反対面からの光のまわりこみがなくなりパタ
ーンマスクとほぼ同寸法で両側面が垂直、すなわ
ちだれのないレジストマスクが形成される。
の工程を２回行うことでパターンの２つの側面を
別々に形成することによりマスクの両側面のそれ
ぞれ反対面からの光のまわりこみがなくなりパタ
ーンマスクとほぼ同寸法で両側面が垂直、すなわ
ちだれのないレジストマスクが形成される。
以下、第１図と第２図の図面に従つて本発明の
実施例を説明する。
実施例を説明する。
第１図は本発明の微細パターン形成法の工程を
説明するための断面図、第２図は第１図の主要工
程の平面図である。
説明するための断面図、第２図は第１図の主要工
程の平面図である。
図において１，５は露光用第１，第２マスク、
１ａ，５ａはマスクパターン、２，６はレジスト
膜、２ａ，６ａは露光後のレジスト膜（以下レジ
ストパターン）、３は3000〓の金からなるパター
ン形成用膜、４はGGG基板、７，８は形成され
たパターンである。
１ａ，５ａはマスクパターン、２，６はレジスト
膜、２ａ，６ａは露光後のレジスト膜（以下レジ
ストパターン）、３は3000〓の金からなるパター
ン形成用膜、４はGGG基板、７，８は形成され
たパターンである。
第２図Ｄに示すような微細（最小幅ωが1μm以
下）な所望パターン８を形成する場合、本発明の
実施例では、まず第１図Ａに示すようにレジスト
膜２の一方側面のみを形成するようなマスクパタ
ーン１ａを有する露光用第１マスク１（第２図Ａ
参照）を用いてレジスト膜２の露光を行い、現像
して第１図Ｂに示す如きレジストパターン２ａを
形成する。その後、該レジストパターン２ａを用
いてGGG基板４上の金からなるパターン形成用
膜３のイオンエツチングを行い、レジストパター
ン２ａをとりのぞいて第１図Ｃに示す如き一方側
面が生成されたパターン７（第２図Ｃ参照）をま
ず形成する。
下）な所望パターン８を形成する場合、本発明の
実施例では、まず第１図Ａに示すようにレジスト
膜２の一方側面のみを形成するようなマスクパタ
ーン１ａを有する露光用第１マスク１（第２図Ａ
参照）を用いてレジスト膜２の露光を行い、現像
して第１図Ｂに示す如きレジストパターン２ａを
形成する。その後、該レジストパターン２ａを用
いてGGG基板４上の金からなるパターン形成用
膜３のイオンエツチングを行い、レジストパター
ン２ａをとりのぞいて第１図Ｃに示す如き一方側
面が生成されたパターン７（第２図Ｃ参照）をま
ず形成する。
しかる後、第１図Ｄの如くパターン７と基板４
の露出部に再度レジスト膜６を塗布する。そして
他方側面を形成するようなマスクパターン５ａを
有する露光用第２マスク５（第２図Ｂ参照）を用
いてレジスト膜６の露光、現像を行い、第１図Ｅ
に示すようなレジストマスク６ａを形成する。そ
の後レジストマスク６ａを用いてイオンエツチン
グし該レジストパターン６ａの除去を行うことに
より第１図Ｆおよび第２図Ｄに示す所望のパター
ン８が形成される。
の露出部に再度レジスト膜６を塗布する。そして
他方側面を形成するようなマスクパターン５ａを
有する露光用第２マスク５（第２図Ｂ参照）を用
いてレジスト膜６の露光、現像を行い、第１図Ｅ
に示すようなレジストマスク６ａを形成する。そ
の後レジストマスク６ａを用いてイオンエツチン
グし該レジストパターン６ａの除去を行うことに
より第１図Ｆおよび第２図Ｄに示す所望のパター
ン８が形成される。
本発明では所望のパターン両側面を二つの露光
用マスクを用い別々の露光、現像、エツチング工
程で形成するため露光時の反対側の面からの光の
まわりこみはなくなるので光のまわりこみが低減
され、パターンマスクとほぼ同形のレジストパタ
ーンを形成することが可能となり所望の微細なパ
ターンをエツチングすることができる。
用マスクを用い別々の露光、現像、エツチング工
程で形成するため露光時の反対側の面からの光の
まわりこみはなくなるので光のまわりこみが低減
され、パターンマスクとほぼ同形のレジストパタ
ーンを形成することが可能となり所望の微細なパ
ターンをエツチングすることができる。
第１図は本発明の微細パターン形成法の工程を
示す図、第２図は第１図の主要工程の平面図で、
第３図は従来のパターン形成法の工程を示す図で
ある。 図において、１，５は露光用第１，第２マス
ク、２，６はレジスト膜、３はパターン形成用
膜、４は基板、７，８は形成されたパターンであ
る。
示す図、第２図は第１図の主要工程の平面図で、
第３図は従来のパターン形成法の工程を示す図で
ある。 図において、１，５は露光用第１，第２マス
ク、２，６はレジスト膜、３はパターン形成用
膜、４は基板、７，８は形成されたパターンであ
る。
Claims (1)
- 【特許請求の範囲】 １ パターン形成用膜上に被着した感光性レジス
ト膜を露光用マスクを用いて露光し、現像してレ
ジストパターンを形成し、しかる後パターン形成
用膜をエツチングして微細幅のパターンを形成す
る方法において、前記微細パターンの一方側面を
生成するための第一マスクと前記微細幅パターン
の他方側面を生成するための第二マスクとを用
い、前記第一マスクを用いて前記レジスト膜を露
光、現像し、且つ前記パターン形成用膜をエツチ
ングして前記一方側面を生成する工程と、一方側
面が形成された該パターン形成用膜上に再度前記
レジスト膜を被着する工程と、前記第二マスクを
用いて前記被着レジスト膜を露光、現像し、且つ
前記パターン形成用膜をエツチングして前記他方
側面を生成する工程とを少なくとも有してなるこ
とを特徴とする微細パターン形成法。 ２ 前記パターンはバブル結晶層表面に被着した
イオン注入パターン形成用パターンであることを
特徴とする特許請求の範囲第１項記載の微細パタ
ーン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223352A JPS61101030A (ja) | 1984-10-24 | 1984-10-24 | 微細パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223352A JPS61101030A (ja) | 1984-10-24 | 1984-10-24 | 微細パタ−ン形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61101030A JPS61101030A (ja) | 1986-05-19 |
| JPH0462451B2 true JPH0462451B2 (ja) | 1992-10-06 |
Family
ID=16796815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59223352A Granted JPS61101030A (ja) | 1984-10-24 | 1984-10-24 | 微細パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61101030A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920007184A (ko) * | 1990-09-17 | 1992-04-28 | 정몽헌 | 반도체장치의 제조방법 |
-
1984
- 1984-10-24 JP JP59223352A patent/JPS61101030A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61101030A (ja) | 1986-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4603473A (en) | Method of fabricating integrated semiconductor circuit | |
| JPS6236636B2 (ja) | ||
| JPH0462451B2 (ja) | ||
| US7354699B2 (en) | Method for producing alignment mark | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPH01292829A (ja) | 半導体装置の製造方法 | |
| JPS59155921A (ja) | レジストパタ−ンの形成方法 | |
| JPS6233580B2 (ja) | ||
| JP2004266230A (ja) | 回路基板及びその製造方法 | |
| JP2588775B2 (ja) | ヴイアホールの形成方法 | |
| JPH1174253A (ja) | 半導体装置の製造方法 | |
| JPH0691066B2 (ja) | 感光性有機樹脂膜の形成方法 | |
| JPH0312452B2 (ja) | ||
| JPS6126287A (ja) | 配線基板の製造方法 | |
| JP2693171B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH0526182B2 (ja) | ||
| JPS6147692A (ja) | プリント回路板の製造方法 | |
| JPS5914187A (ja) | 微細パタ−ン形成方法 | |
| JPS6328338B2 (ja) | ||
| JPH03223760A (ja) | レジストパターン形成方法 | |
| JPH0471331B2 (ja) | ||
| JPH0117247B2 (ja) | ||
| JPS62262489A (ja) | サイドエツチ防止方法 | |
| JPS58153932A (ja) | 写真蝕刻方法 | |
| JPS6220689B2 (ja) |