JPS6092661A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の技術分野」 この発明は半導体装置に関し、更に、ｌｉ￥＠１には、
従来製品よりも高速動作が可能であるとともに演費電ツ
ノの少ないバイポーラＩＣに関−４るものである。

［発明の技術的背銀Ｊ バイポーラＩＣのごとき半導体装置においてはよく知ら
れているようにＭＯ８ＩＧの・ごとき半導体装置とは異
って素子分離構造を必要とし、素子分離構造の良否によ
って装置の集積度や性能が）Ｆ右される。、 従来、バイポーラＩＣの一月ノる素子分離方式は、主と
してＰＮ接合分前方式が採用されてきたが、ＰＮ接合分
離り式は、■多大の面積を必要とする・ため高集積化が
図れない、■寄生容量が大きいのη高速動作の障害とな
る、■寄生トランジスタが生じるため消曽電力が大ぎい
、■ＰＮ接合の逆方向リーク電流が増入り−るＩ−１逆
耐圧が低下する等の欠均を有しＣいた。　それゆえ最近
ではバイポーラＩＣの素子分Ｎ１方式としくは前記のご
とき欠点がなり２．かつ高集積化に適した各種の絶縁物
分離方式が採用されるＪ、うになっＣき／ｊ　。　これ
らの絶縁物分離方式には、例えばＬＯＧ’Ｏ’Ｓ技術を
利用した酸化親分Ｆｉｆｌ　ｈ式や、素子間に形成し１
．た溝内に絶縁物を埋込むＶＩＰ方式などがあり、これ
らの絶縁物分離方式の採用によって最近のバイポーラＩ
Ｃ’ｒは寄生容量の減少、不活性ベース領域の減少によ
るベース抵抗の減少が図られている。

しかしながら、絶縁物分離方式を採用して形成された従
来のバイポーラＩＣにもなお改善すべき問題点が残され
ている。　以下にこれを説明する。

［背景技術の問題点１ 第１図に従来のバイポーラＩＣ内に形成されたトランジ
スタの一例を概略断面構造で示す。　第１図に示された
トランジスタにおいては、（ａ　）エミッタ領域１が高
濃度の不活性ベース領域２にその外周縁部で接している
ため、エミッタ・ベース間接合容量が大ぎ＜、゛また、
横り向へもキレリヤ注入が起るので効率的な動作ができ
ない、（ｂ）不活性ベース領域２と］レクタ領域３との
間の接合面積が人′きいため、ベース・］レクタ間接合
容量が大きく、従ってこれもトランジスタの高速動作を
阻止する障害となっている、＜　ｃ”＞大ぎな不活性ベ
ース領域２があるため、ベース抵抗が大きく、従って消
費電力が人、きい等の、侶Ｆ々の問題ｄａがあった。（
なお、４はベース領域である。）［発明の目的１ この発明の目的は、前記問題点を解消し、従来製品より
も高速動作が可能であるととしに消費電力の少ないバイ
ポーラＩＣを提供することである。

（発明の概要］ この発明により改良されたバイポーラＩＣにおいては、
トランジスタのエミッタ領域とベース領域及びベース領
域とコレクタ領域、がそれぞれ平面部分のみＣ７１いに
接合しており、該エミッタ領域と該ベース領域のそれぞ
れの外周縁は環状の絶縁物分離領域に接しく包囲され、
また該ベース領域の外周縁の一部は（れに接しく環状に
形成されたベース引出領域に接触しくいることを特徴と
する。　づなわら、この発明のバイポーラＩＣにおいで
は従来構造のバーｒポー９１（ンに形成されているごど
ぎ人ぎｔ１不粘性ベース領域がなく、それゆえ１〜ラン
ジスタのベース抵抗が非常に小さく、また、ｌミッタ領
域及びベース領域の外周縁は完全に絶縁物Ｃ包囲されＣ
１動作に必要な接合以外の１べ（の接合がなくなってお
り、それゆえ接合容量も非常に小さいの（・、従来のバ
イポーラＩＣよりも高速動作がＤＪ能ひあるとともに消
費電力も小さいという優れＩご竹ν（を備え（いる。

［発明の実施例Ｊ 以下に第２図を参照して本発明の一実施例について説明
する。

第２図は本発明により構成されたバイポーラＩＣのトラ
ンジスタ部分の断面図であり、同図において５はＰ型の
半導体基板、（３は該半導体基板５の一表面上に形成し
たＮ型高濃度層、７はＮ型高濃度層６の上に形成された
Ｎ型【−ピタキシャル層であり、Ｎ型工゛ピタキシャル
層７はコレクタ領域を構成している。

Ｎ型高濃度層６とＮ型１ビタキシャル層７とからなるＮ
型導電層内には外層と同じ深さくｂしくは長さ）の筒状
の絶縁性分離領域８が多数形成されており、従って該Ｎ
型導電層は平面的に該絶縁性分離領１１！８によって多
数の島状γ１域に分割され′Ｃいる。

該絶縁性分−１領［８は、第一のルい５ｉＯ２１１Ａ９
、該３ｉ０２膜の外周に配置行された第一のλ９いＳＩ
Ｏ’２膜１０、第１０薄イＳ　ｉ　０３ＩＰＪ　１０（
７）外側に形成された多結晶シリコン層１１、多結晶シ
リコン層１１の外側に配置された第二の薄い５ｉ０２膜
１２、第一の薄い５ｉ０２膜１２の外側に配置された第
二の厚いＳｉＯ２膜１３で構成されている。　各島状領
域内にはトランジスタ等の素子が形成され（（１ヌリ、
トランジスタは、それぞれ亙いに平面部分のみ（゛接合
りるエミッタ領域１４ど、ベース領域１５ど、Ｎ型」ピ
ラキシ１フル層７からなる」レクタ領域７どを右してい
る。

■ミッタ領域１４の外周縁の全部とベース領域１５の上
部外周縁どは、１−ミッタ領［１４の層厚よりもＪ９い
層厚を（ｊ、シた環状の５ｉｎ２からなる第一絶縁物領
域１６にＪ、っＣ包囲され、エミッタ領域′１／Ｉどベ
ース領域１５どは該第−絶縁物領域１６に接触している
。　第一絶縁物領域１６の外側にはそれを包囲しく多結
晶シリコンからなる環状のベース引出領域゛１７が形成
され、該ベース引出領域１７の下部は第一絶縁物領域１
６の下側でベース領域１５の外周縁に接続している。　
また、ベース引出領ｌｌ１１７の外側には５ｉｎ２から
なる第二絶縁物領域１ε３が形成され４、その外面はコ
レクタ領域７の引出ｇ４域に接している。

ベース引出領域１７の下面に接して環状の第三絶縁物領
域１つが形成されており、該第三絶縁物領域１９はベー
ス領域１５の下部外周縁どコレクタ領域７の上部外周縁
とを包囲している。　第三絶縁物領域１９は横断面が棚
形の外被部分２０と、外被部分２０内に充填された内側
部分２１とからなっており、外被部分はＳ　＋　０２で
構成され、内側部分２１は多結晶シリコンで構成されて
いる。

絶縁性分離領域８の下側にはそれに連なる筒状のＮ型の
４分離領域２２が半導体基板５内に形成され、各素子間
の分離を完全なものとし−Ｃいる。

前記のごとき構造の本発明の半と７体験首においては、
エミッタ領域１４の外周縁が完全に第一絶縁物領域１６
で囲まれ−ＣいるＩごめ、Ｊ−ミッタから横方向へのキ
ャリヤの注入が起らり“、エミッタ・ベース間接合容量
が第１図の従来１−ランジスタよりも非常に小さくなり
、従来１〜ランジスタよりも高速動作が可能となる。　
まＩζ、第１図のごとき従来トランジスタに設けられて
いる不活性ベース領域がないのでベース抵抗が少なくな
って消費電力が小さくなっＣいる。　更に、」レクタ・
ベース間接合においてｂ横方向へのキャリヤ注入が起ら
ないので゛コレクタ・ベース間接合の容量が従来トラン
ジスタに比べて小ざくなって高速動作が可能となってい
る。

第３図ないし第１８図は４１２図のバイポーラＩＣの製
造■稈の一例を■程順に示したものである。

本発明のバイポーラＩＣの製造に際しては、まず、第３
図に示づように第一の）り電型（例えばＰ型）の半導体
基板５の表面からＡＳまたはＩ）（ｍ）等の不純物を拡
散して該半導体基板５の表面に第二の導電型（例えはＮ
型）の高淵Ｉ！導電層６を形成した後、エピタキシ（・
ル成艮によって該導°電層６の」−に低温度のエビター
１シトル層７を形成Ｊる。

この場合、高）；）１度導電層６のシート抵抗は１００
／口以下となるようにし、エピタキシャル層７の比抵抗
は０．５〜１．００ｃｍでエピタキシャル層７の厚・さ
は３〜４μｌ１ｌＦ４！瓜にする。

次に第４図に示りように土ビタ４：シャル層７の上にＳ
ｉ・０２膜２３とｓｔ　３　Ｎ４膜２４とをｊ（Ｃ積さ
せた後、Ｓｉ３Ｎ４膜２４の上にレジメ；一層（図示せ
ず）を形成し、更にフォトエツヂングプロセス（ＰＥＰ
）によって５１０２膜２３と５Ｉ３Ｎｌｌ膜２４とに環
状溝２５を形成覆る。

次いで、５ｉ０２膜２３と３１３　Ｎ　ａ膜２４とをマ
スクとして反応性イオン■ツヂング（Ｒ１１１を行って
エピタキシャル層７及び高淵度尋電層６に、第５図に示
Ｊにうに、該第の環状溝２５と整合する環状溝２６を形
成し、該環状溝２６の底面に半導体基板５の表面を露出
させる。　この環状！Ｋ　２６により該導電層６とエピ
タキシ１？ル層７とは多数の島状領域に分割される。

続いて、Ｐ（燐）等の不純物をドーグしたＳｉＯ２膜を
全面に形成さばた後、Ｉ’＜　Ｉ　Ｅ’：を行うと、第
７図のにうに平面部分のみの被着膜が除去され、環状溝
２６に側壁面にのみ１−）ドープド５ｉ０２膜２７が被
着された状態となる。　この状態でＢ（はう素）等の不
純物を全面にイオ注入入すると、環状溝２６の底面に露
出した半導体基叛５の表面にのみＢ等の不純物イオンが
注入されるのて゛、この後、注入イオンの活性化熱処理
を行うと、第８図のように環状溝２６内に露出している
半導体基板５内に第二の導電型〈この場合はＮ型）の環
状の拡１ｌＩｌ！層２２が形成される。（この拡散層２
２はチャンネルカツＩ・領域となるもので、前記環状溝
２６に沿っ（形成される絶縁性分離領域の下側に配置さ
れる。） 一方、前記活性化熱処ｊｇ！により、ＰドープドＳｉｎ
、膜２７中に添加され（いるＰがエピタキシャル層７内
へ拡１１（シ、ぞの結果、第８図に示づように環状溝２
６の側壁面に沿って該第２７の裏側に縦方向のＮ型＾濃
ＩＳ１層２８が形成され、従って該層２８と予め形成さ
れＣいる高濃度導電層６とが一＝体化されるとどもに」
ピタキシャル層７の外周が高漠度導″ＩＮＮ層２８によ
って包囲されて、電極引出領域を構成りる。

次に第９図に承りＪ：うに環状溝内も含めて全面に前い
Ｓ　Ｉ　Ｏ３肱２９を形成させた俊、更にその上に多結
晶シリ：１ン層３０を１９．　＜　ｊｆｌ、　ｌｆｉさ
せる。

その結果環状溝２６内の空間は一対の厚い５ｉ０２膜２
７と、一対の薄いＳｉＯ２膜２９と、薄いＳｉ　０３１
１２９間に充填された多結晶シリコン層３０とによって
完全に埋められる。

続いて表面の多結晶シリコン層３０をスパッタエツチン
グして取除いた後、第１０図のように環状溝の側壁面に
沿って形成された鉛１ｊ方向の酌い５ｉ０２膜２９が露
出するように表面の曲い５ｉ０２膜もＲＩＥ等によって
取除き、Ｓｉ　３　Ｎａ　１Ａ２４ヲ露出すｔ！ル。

次に第１１図に示ずように表面にレジメＩ−パターン３
１を形成した後、このレジストパターン３１をマスクと
してＲＩＥを行い、環状溝２６の内周側に沿ってエピタ
キシャルｆ／ｊ７をぞの底部近くまで環状に堀込んで、
第１２図に示−！ｌ’　Ｊ：うに第二の環状溝３２を形
成りる。　そして更にレジストパターン３１と５ｉ３Ｎ
４ＨｔＡ２４とを溶解除去して第１２図のように、最初
に形成した５ｉ０２膜２３を表面に露出さける。

次いで、全面に薄い５１０２膜３３を第１３図のように
形成さＵｋ後、多結晶シリコン層３４を堆積させると、
第二の環状溝３２内は一対の薄いＳ　＋　０２膜３３と
多結晶シリコン層３４とで完全に埋められた状態となる
。

次に前記上程とほぼ同じにＪ、うに、ＲＩ　Ｅもしくは
スパッタエツチングを行って表面の多結晶シリコン層３
４と二つの８１０．膜、′３３及び２３とを除去して表
面を平坦化した後（り１１４図参照）、全面に８１０２
膜を形成りる。　ついでＰＥＰを行って第１５図に示Ｉ
Ｊ、うに、り′１−の環状１ｌＩＩ２６の上部と第二の
環状渦３２の１′部とに渡ってのみＳｉ　０２　＋１’
Ａ３５ヲ残シ、他ノ部分（７）　Ｓ　Ｉ　Ｏ２＋１’Ｊ
　金除去りる。　ぞしＣｓ１ｏ２膜が除去されている島
状領域の表面にイオン注入及び活性化熱処理を行うこと
により、該島状領域内にベース領域１及びエミツク領域
１４を順次形成する。　この場合、第二の環状溝３２内
に充填されている一対の薄いｓｈｏ、膜３３と多結晶シ
リ、コン層３４とからなる筒状の絶縁物領域がマスクと
なってイオン注入が行われるため、ベース領１１１ｉ１
５とエミックｆｉｉ滅１４とは完全に整合した状態で（
つまり、平面内でのみ互いに接合づるとともに同一の平
面面積を有するように）形成される。

エミッタ領域形成後、前記の５ｉＯｚ膜３５を剥離した
後、再び全面に５ｉ０２膜３６を形成させる。　しかる
後、ＰＥＰを行って第二の環状溝３２内の薄い５ｉ０２
膜３３と多結晶シリコン層３４とをベース領域１５の外
周縁の上半部が露出づる深さまで取除く（第１６図参照
）。　この場合、エツチングはＲＩＥで行う。

前記のようにして、第二の環状溝３２内のｎ’ＪＬ’Ｓ
ｉＯ２膜３３と多結晶シリコン謂３４とを所定深さまぐ
除去した後、その空所内に多結晶シリコンを充填すると
同時にＳｉ　Ｏ３ｌ’Ａ３６の表面にし多結晶シリコン
層をｊｆｌ槓させる。

ついで、前記多結晶シリコン層とＳｉＯ２股３６とをＲ
ＩＥで除去ジると、第１７図に示りＪ、うに前記環状溝
３２の上部の空所内には環状多結晶シリコン層３７が形
成された状態となる。

この後、表面にレジスト塗布、露光及び減少を経てレジ
ストパターンを形成し、該レジストパターンをマスクと
してＲＩＥを行って環状多結晶シリコン層３７内にその
内周面に沿う環状溝と外周面に沿う環状溝とを形成した
後、それぞれの環状溝内に５ｉＯ２１ｔ＜８をＨＥ積か
つ充填さゼる。　しかる後、表面を平坦になるように１
ツチングすると、第１８図に示すように土ミッタ領域１
４の外周縁及びベース領域１５の上部外周経とを包囲づ
る環状の第一の絶縁物領［］３と、その外側に環状多結
晶シリコン層３７を挾んで環状の第二の絶縁物領域３９
と、が形成された状態となる。

（第１８図は第２図と同じ図であり、従って、第１８図
に示した部分は第２図に示した部分と一致するが、説明
の都合１−１両図における対応部分は必ずしも同−ＩＶ
号ぐ表示されていない。

例えば、第２図に示された第一絶縁物領域１６は第１８
図では符号３８で表示され、第２図の第二絶縁物領域１
８は第１８図では３９で表示されている。　また、第２
図に示した第三絶縁物領域１９は第１８図においても同
一の符号１９で表示されている。） なお、前記のごとき本発明の半導体装置において、Ｓｉ
Ｏ２で形成される絶縁層は他の絶縁物に置換できること
は勿論であり、また、導電性に変換させた多結晶Ｓｉ部
分を例えば低抵抗の高融点金属で代替してもよいことは
明らかである。

［発明の効果］ 以上に説明したように、この発明によれば、（１）　エ
ミッタ領域とベース領域、及びベース領域とコレクタ領
域とがそれぞれ平面部分のみで接しているので横方向へ
のキャリＸ７の注入が起らず、接合容ψが従来のバイポ
ーラＩＣよりも小さいのＣ高速動作がＩＩＪ　１１１で
ある、 （Ｉ［）　不活性ベース領域がなく、ベース抵抗が小さ
いため、従来のバイポーラＩＣよりも素子面積が狭くし
かも消費電力が小さい、等の特徴を有した高性能バイポ
ーラＩＣが提供される。

【図面の簡単な説明】

第１図は従来のバイポーラＩＣトランジスタ部分の概略
構造と（れに存−４６問題点を説明するための図、第２
図は本発明により改良されたバイポーラＩＣσ月−ラン
ジスタ部分の断面図、第３図ないし第１８図は第２図の
半導体装置製造工程の一例を示した図である。 １・・・、１ミツタ領域、　２・・・不活性ベース領域
、３・・・」レクタ領域、　４・・・ベース領域、　５
・・・半導体基板、　６・・・高濶磨層、　７・・・コ
レクタ領域（エピタキシャル層）、　Ｅ３・・・絶縁性
分離領域、９・・・Ｓ　ｉ　０２膜、　１０・・・５ｉ
（Ｌ膜、　１１・・・多結晶シリ」ン層、　１２・・・
Ｓｊ　Ｏ＊膜、　１３・・・５１０２膜、　１４・・・
］−ミッタ領域、　１５・・・ベース領域、　１６・・
・９〕−絶縁物領域、　１７・・・ベース引出領域、　
１８・・・第二絶縁物領域、１９・・・第三絶縁物領域
、　２０・・・ＳｉＯ２膜、２１・・・多結晶シリコ１
ン、　２２・・・拡散層（分離領域）、　２３・・・３
ｉ０２膜、　２４・・・ＳＩ３Ｎ４膜、　２７・・・Ｓ
１０．膜、　２８・・・Ｎ型高濃度層、２９・・・Ｓｉ
ｎ、ＩＩｕ、　３０・・・多結晶シリコン、３１・・・
レジストパターン、　３３・・・５ｉＯ７ｌｌφ、３４
・・・多結晶シリコン、　３５・・・ＳｉＯ２膜、３６
・・・５ｉ０２膜、　３７・・・多結晶シリコン。 特許出願人　東京芝浦電気株式会社 第１図 第２図 区　区　区 ！　宏　■ 妊　旙　務 区　区 ｈ　ｃ。 坏　ト

Claims (1)

1. 【特許請求の範囲】 １　第一の導電型の半導体長機の一表面側に形成した第
   二の導電型の導電ｌｌ／ｊ内に該導電層の層厚より深い
   深さの筒状の絶縁性分離領域を形成することにＪ、つ（
   、該１電層内を多数の島状領域に絶縁分断りるとともに
   該島状領域内にトランジスタを形成した構造の半導体装
   置においで、 該１−ランジスタは、上面が導電層の表面に露出づるよ
   うに該島状領域内に形成されたほぼ平板状のエミッタ領
   域と、該エミッタ領域の下面に平面でのみ接合りるＣよ
   ば平板状のベース領域と、該ベース領域の下面に平面で
   のみ接合づるコレクタ領域どを有し、 該島状領域内には、該１ミツタ領域の層厚よりも大きな
   層厚をイ１りるとともに該エミッタ領域の全外周縁と該
   ベース領域の上部外周縁とに接触して該両領域を包囲し
   くいる環状の第一絶縁物領域と、該ベース領域の下部外
   周縁に接触して該ベース領域の下部外周縁を包囲してい
   る環状の第二絶縁物領域と、該ベース領域の外周縁の一
   部に接触Ｊるとともに上記第一絶縁物領域により該エミ
   ッタ領域と分離されている環状の低抵抗ベース引出領域
   とが形成されでいることを特徴とする半導体装置。