JPS6092648A - バンプ形成用基板およびこれを用いたバンプ形成方法 - Google Patents

バンプ形成用基板およびこれを用いたバンプ形成方法

Info

Publication number
JPS6092648A
JPS6092648A JP58200282A JP20028283A JPS6092648A JP S6092648 A JPS6092648 A JP S6092648A JP 58200282 A JP58200282 A JP 58200282A JP 20028283 A JP20028283 A JP 20028283A JP S6092648 A JPS6092648 A JP S6092648A
Authority
JP
Japan
Prior art keywords
substrate
bump
film
forming
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58200282A
Other languages
English (en)
Other versions
JPH0158867B2 (ja
Inventor
Kenzo Hatada
畑田 賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58200282A priority Critical patent/JPS6092648A/ja
Publication of JPS6092648A publication Critical patent/JPS6092648A/ja
Publication of JPH0158867B2 publication Critical patent/JPH0158867B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路の実装における転写バンプ方式
のバンプ形成用基板の構造に関するものである。
従来例の構成とその問題点 半導体素子の電極端子にフィルムキャリアのリード端子
を接合する手段のひとつとして転写バンプ方式(特願昭
56−37499号)が提案されている0前記転写バン
ブ方式は、絶縁性基板上の半導体素子の電極と対応した
位置にAuの金属突起(バンプ)を形成しておき、まず
、前記バンプとフィルムキャリアのSn メッキしたリ
ード端子とを位置合せし、ツールで加圧、加熱し、前記
リード端子に基板上のバンプをAueSn 合金で接合
し、基板上から前記バンプを別離せしめ、リード端子に
転写させる。次いで、半導体素子の電極端子(AI)と
前記リード端子のバンプとを位置合せし、ツールで加圧
、加熱せしめ、A u −A 1 合金で前記バンプと
半導体素子の電極端子を接合するものである。
従来、前記転写用のバンプ形成用基板を用いたパンダ形
成方法は、第1図に示す構成であった。
すなわち、絶縁性基板1例えばセラミック、ガラス板上
にAu薄膜2を約1000人程度蒸着せしめ(第1図a
)、Au薄膜2上に感光性樹脂3を塗布し、半導体素子
の電極と対応した位置に開孔部4を形成する(第1図b
)。
次いで、Au薄膜2をメッキ用の共通電極とし開孔部4
にAuによるバンプ6を20/Lm程度形成させ(第1
図c)、感光性樹脂3を有機溶剤で除去し、バンプ6の
下層のAu薄膜!のみを残し、他を王水等の蝕刻液で除
去して、第1図(d)の構成を得ていた。
この第1図においては、バンプを形成するだめの工程が
多く複雑であシ、かつ、Au薄膜2およ(以 下 余 
白) び感光性樹脂3はバンプ6を形成するごとに新たに形成
する必要がある。すなわち、第1図(d)ののち、バン
プ5は基板1から離脱してリードに転写されるが、新た
に基板1にバンプを形成する場合、新たにムu2.樹脂
3を形成する必要がある。したがってバンプ形成のコス
トが著るしく高価になシ、転写バンプ方式を用いた実装
方法のコストも引上げる結果になっていた。
発明の目的 本発明はこのような従来の問題に鑑み、複数回のメッキ
形成、再生ができる耐久性およびバンプの剥離、転写性
の良好な安価なバンプ形成用基板およびこれを用いたバ
ンプ形成方法を提供することを目的とする。
発明の構成 本発明は、絶縁基板上に金属層とITO層を形成せしめ
、前記I T O(Incluim thin ox:
La1e)層上に絶縁物質をマスクとしてメッキ法等に
よりバンプを形成する事により、耐久性のある安価なバ
ンプ形成を実現するものである。
実施例の説明 第2図は本発明の一実施例の転写バンプ形成用基板を示
すものである。平滑な面を有するセラミックあるいはガ
ラス基板等の絶縁基板10上に金属膜11およびITO
膜1膜上2層され、ITO膜1膜上2上絶縁性物質層に
よるメッキ用マスクパターン13が設けられた構成であ
る。金属膜11はTi−Pt、TニーPa 、 Mo 
、 Pt 、 Pd等の如く比較的酸化性が弱く、絶縁
基板1oに対し、付着力の強い材料で構成されるもので
、電解メッキ用の陰極電極の電流経過として用いるもの
であるから、電気抵抗が充分に低い事が望ましい。IT
O膜1膜上2属膜11上にスパッター法または電子ビー
ム法で形成される。ITO膜1膜上2実験の結果、それ
自体の比抵抗は、通常の金属膜に対し著しるしく大きい
にもかかわらず、メッキ性も良く、かつ、フィルムリー
ドへの転写・剥離性も著しるしく良好であった。さらに
また、ITO膜1膜上2フィルムリードヘバンプを転写
する際に加わる加圧!加熱の数秒間のストレスに対し3
00回以上も耐久性があり、変質、変形をきたす事がな
く、安定なメッキ形成、再生を繰返すことができた0 メッキ用マスクパターン13は、比較的耐熱性。
機械的強度を有したSin、 Si3N4. Al、O
,あるいは混合されたガラス膜等の無機物質やポリイミ
ド系等の有機物質で数1000人〜数μmの厚さに半永
久的に形成されており、開孔部14は半導体素子の電極
(パッド)と対応した位置に形成される。無機物質や有
機物質は、メッキ物が直接形成されるITO膜1膜上2
して強い密着力をもっておシ、フィルムリードヘバンプ
を転写する際に開孔部14が破損することがなかった。
16Fi、開孔部14に形成される金属突起電極(バン
プ)を示す0 以上のように本実施例によれば、メッキ性および前記メ
ッキ物の剥離性が良好でかつ、耐久性のあるバンプ形成
用基板が実現できた。
次に他の実施例について第3図で説明する。金属基板2
0は、ステンレス、Si、Mo等の41JL性を有する
薄板であって、半導体素子のパッドに対応する位置が凸
部状に形成され、ITO膜12は基板20の全面に形成
されている。メッキ用マスクパターン16は基板2oの
メッキ処理をしない領域の四部に埋設された構造である
。金属基板2゜はITO膜12と密着性が良く、電気抵
抗が低い方が好ましく、メッキ用マスクパターン16は
有機物質又は無機物質のいづれでも良い。
第3図の如くの構成では、バンプ15はメッキ用マスク
パターン16の開化部すなわち金属基板2oの凸部に形
成されるものである。この様な実施例にあっては、フィ
ルムリードヘバンプ16を転写して基板から剥離させる
際に、加圧力が金属基板20の凸部のみに加わり、メッ
キ用マスクパターン16にははとんど作用しないから、
メッキ用マスクパターン16の損傷が皆無になり、結果
的にバンプ形成用基板としての寿命を著しるしく伸ばす
ことになる。
次に第4図で本発明の基板を用いフィルムリードヘバン
プを転写し、半導体素子のパッドに前記バンプを接合す
る方法を説明する。
絶縁基板10上のITO膜1膜上2上導体素子のパッド
に対応した位置にバンプ15が形成されており、バンプ
16とフィルムキャリヤ21のリード22とを位置合せ
しく第4図a)、ボンディングツール23で加圧加熱す
る。リード22下のバンプ15は、リード22にメッキ
処理されているSnによって、バンプ15と部分的にA
u−5nの合金を形成し、ITO膜1膜上2上ンプは容
易に剥離し、リード22側に転写されるものである(第
4図b)。
次にバンプ15を形成したリード22と半導体素子24
のパッド25とを位置合せしく第4図C)、ボンディン
グツール26によって、加圧加熱せしめる。この工程に
よってリード22」二のバンプブ16は、半導体素子の
パッド26の表面に押し広げられ、パッドの材質である
A1とAI・ムUの合金を形成し、第4図(d)の如く
接合され、リード22と、Cラド26との電気的接続が
なされる0 また、バンプ15を形成していた基板1oは、基板1o
上のバンプ15を全てリード22側に転写したあと、繰
返し何回もメッキ処理を行ない、バンプを形成できるも
のである。すなわち、ITO膜12はバンプをリードに
転写後も剥れず、同一の工1゛0膜12を用いて何回も
バンプ形成およびリードへのバンプ転写を繰返すことが
できるものである。
発明の効果 以上の様に、本発明はITO膜をメッキを形成するため
の層とし、メッキ用の電流経過をITO膜の下層に設け
て金縞層とし、更にまた半永久的に形成したメッキ用マ
スクパターンを設けた構成とすることにより、 ■形成したバンプのフィルムリードへの転写、剥離性が
良好で、転写バンプ方式におけるこの工程の転写率が著
じるしく向上する。
■また、ITO膜の下層に金属層が形成されているので
、バンプ形成用基板が大型の面積になっても、メッキ時
の基板表面の電圧分布をどの位置においても一定に保て
るから、基板内でのバンプの高さを均一に形成できるも
のである。このことにより、半導体素子のパッドへバン
プを接合する時に、バンプの高さが均一であるから加圧
力がどのバンプに対しても、均一に作用するとともに、
温度も均一に作用する。したがって半導体素子の各パッ
ドにおいて、ムU・ムlの合金の形成が一応に同じ状態
で形成されるので接合強度が高く、信頼性の高い半導体
装置を得ることができる。
■11°0膜およびメッキ用マスクパターンが耐久性を
有した構成であるので、本発明の基板を繰返し、メッキ
形成、剥離、再生を行なうことができ、バンプ形成用基
板の製造コストが著しるしく安価になり、実装コストも
低下する。
【図面の簡単な説明】
第1図(a)〜(d)は従来の転写バンプ用基板の製造
工程断面図、第2図、第3図は本発明の一実施例を示す
転写バンプ用基板の断面図、第4図(a)〜(d)は転
写バンプ方式のリード接続を示す工程断面図である。 10・・・・・・絶縁基板、11・・・・・・金属膜、
12・・・・・・ITO膜、13.16・・・・・・メ
ッキ用マスクパターン、16・・・・・・バンプ、20
・川・金属基板、21・・・・・・フィルムキャリヤ、
22・・・・・・リード。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 f、s 第3図 /、5”

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁基板上に金属層が形成され、前記金属層上に
    ITO層が形成され、前記ITO層上の半導体素子の電
    極に対応した位置に開孔部を有する絶縁性物質が形成さ
    れていることを!1に徴とするバンプ形成用基板。
  2. (2)絶縁基板の凸部上にITO層が形成され、前記凸
    部以外の部分に絶縁性物質が形成されていることを特徴
    とする特許請求の範囲第1項記載のバンプ形成用基板。
  3. (3)表面に金属層およびITO層が形成された絶縁基
    板を用い、前記ITO層上に開孔部を有する絶縁性物質
    を形成し、前記開孔部のITO層上に電解メッキ法によ
    り金属突起を形成することを特徴とするバンプ形成方法
JP58200282A 1983-10-26 1983-10-26 バンプ形成用基板およびこれを用いたバンプ形成方法 Granted JPS6092648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58200282A JPS6092648A (ja) 1983-10-26 1983-10-26 バンプ形成用基板およびこれを用いたバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58200282A JPS6092648A (ja) 1983-10-26 1983-10-26 バンプ形成用基板およびこれを用いたバンプ形成方法

Publications (2)

Publication Number Publication Date
JPS6092648A true JPS6092648A (ja) 1985-05-24
JPH0158867B2 JPH0158867B2 (ja) 1989-12-13

Family

ID=16421720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58200282A Granted JPS6092648A (ja) 1983-10-26 1983-10-26 バンプ形成用基板およびこれを用いたバンプ形成方法

Country Status (1)

Country Link
JP (1) JPS6092648A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383327B1 (en) * 1986-12-24 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Conductive pattern producing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383327B1 (en) * 1986-12-24 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Conductive pattern producing method
US7288437B2 (en) 1986-12-24 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Conductive pattern producing method and its applications

Also Published As

Publication number Publication date
JPH0158867B2 (ja) 1989-12-13

Similar Documents

Publication Publication Date Title
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
IE52529B1 (en) Method of simultaneously manufacturing multiple electrical connections between two elements
JP2000082723A (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JPS6092648A (ja) バンプ形成用基板およびこれを用いたバンプ形成方法
JP2001056347A (ja) コンタクト部品及びその製造方法
JP3698223B2 (ja) 半導体装置の製造方法
JP2748530B2 (ja) 半導体装置の製造方法
JPH0350734A (ja) 集積回路の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JP2600161B2 (ja) 転写バンプ用基板
JP3051617B2 (ja) 半導体装置の製造方法
JP2874184B2 (ja) 半導体装置の製造方法
JP2847954B2 (ja) 半導体装置の製造方法
JP3645095B2 (ja) バーンインボード、バンプ付きメンブレンリング及びその製造方法
JP2879159B2 (ja) 電気的接続部材及び金属バンプの形成方法
JP2600669B2 (ja) 転写バンプ用金属突起
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
JP3232805B2 (ja) バンプ電極の形成方法
JPH0443418B2 (ja)
JPS6091656A (ja) 半導体装置の製造方法
JPH01112741A (ja) 集積回路の接続方法
JPS6086854A (ja) 突起電極形成用基板及びその製造方法
JPS5890754A (ja) 実装体の製造方法
JPH0745664A (ja) 半導体装置の実装方法
JPH01215047A (ja) 半導体チップのバンプ形成方法