JPS6089131A - アナログ／デジタル変換方法 - Google Patents
アナログ／デジタル変換方法Info
- Publication number
- JPS6089131A JPS6089131A JP58197354A JP19735483A JPS6089131A JP S6089131 A JPS6089131 A JP S6089131A JP 58197354 A JP58197354 A JP 58197354A JP 19735483 A JP19735483 A JP 19735483A JP S6089131 A JPS6089131 A JP S6089131A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- potential
- digital conversion
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明１−１＆アナログ信号をデジタル信号に変換する
アナログ／デジタル変換方法に関する。
アナログ／デジタル変換方法に関する。
背景技術
第１図ｉｌｔ、先行技術のアナログ／デジタル変換 ′
方法の電気回路図である。マルチプレクサ１の端子Ｐ１
〜Ｐ４にけ、アナログ信号のアナログ電圧が与えられる
。マルチプレクサ１の出力端子Ｑ１は、電池２の負極に
接続される。電池２の正極は。
方法の電気回路図である。マルチプレクサ１の端子Ｐ１
〜Ｐ４にけ、アナログ信号のアナログ電圧が与えられる
。マルチプレクサ１の出力端子Ｑ１は、電池２の負極に
接続される。電池２の正極は。
パンファゲート３およびスイッチ４を介して比較器５の
非反転入力端子に接続される。比較器５の非反転入力端
子は、定電流源６を介して接地さｆ′Ｌ。
非反転入力端子に接続される。比較器５の非反転入力端
子は、定電流源６を介して接地さｆ′Ｌ。
コンデンサ７を介して接地される。比較器５の反転入力
端子は、電池８の正極に接続される。デコーダｌｔ、ラ
イン１０を介してチャンネル指定信号を受信し、パスラ
インｌｌ’に介してデコーダ信号をマルチプレクサ１に
与える。
端子は、電池８の正極に接続される。デコーダｌｔ、ラ
イン１０を介してチャンネル指定信号を受信し、パスラ
インｌｌ’に介してデコーダ信号をマルチプレクサ１に
与える。
マルチプレクサ１の入力端子Ｐ１〜Ｐ４Ｖｃけ。
アナログ電圧がそれぞれ与えられる。ラインｌＯに送出
された処理回路１５からのチャンネル指定信号によって
、マルチプレクサ１の入力端子Ｐ１〜Ｐ４に与えられた
アナログ電圧は順次マルチプレクサ１の出力端子Ｑ１か
ら送出する。その出力端子Ｑ１から送出されたアナログ
電圧け、電圧ＶＢＥＩのバイアスを上乗せし、処理回路
１５からアナログ／デジタル変換動作をスタートさせる
スターＨＮ号のローレベルの間、コンデンサ７を充電さ
せる。このスタート信号のローレベル時に。
された処理回路１５からのチャンネル指定信号によって
、マルチプレクサ１の入力端子Ｐ１〜Ｐ４に与えられた
アナログ電圧は順次マルチプレクサ１の出力端子Ｑ１か
ら送出する。その出力端子Ｑ１から送出されたアナログ
電圧け、電圧ＶＢＥＩのバイアスを上乗せし、処理回路
１５からアナログ／デジタル変換動作をスタートさせる
スターＨＮ号のローレベルの間、コンデンサ７を充電さ
せる。このスタート信号のローレベル時に。
スイッチをオンさせる。
コンデンサ７の充電完了後、処理回路１５けスタート信
号全ハイレベルとして、スイッチ４を開き定電流Ｉ Ｒ
で放電させる。コンデンサ７の電位は、比較器５で１反
転入力端子に与えられた電位ＶＢＥ２と比較して、比較
器５の出力端子から、１つのアナログ電圧がデジタル電
圧に変換され、変換が終了したことを示すストップ信号
が送出する。
号全ハイレベルとして、スイッチ４を開き定電流Ｉ Ｒ
で放電させる。コンデンサ７の電位は、比較器５で１反
転入力端子に与えられた電位ＶＢＥ２と比較して、比較
器５の出力端子から、１つのアナログ電圧がデジタル電
圧に変換され、変換が終了したことを示すストップ信号
が送出する。
第２図ｔ／ｉ、第１図におけるスタート信号とストップ
信号とのタイミングチャートである。第２図において、
スタート信号２１がローレベルになった時点からコンデ
ンサ７の電位がライン２２に示すように上昇する。その
コンデンサ７の電位が電位ＶＢＥ２になったとき、スト
ップ信号２３はハイレベルになる。スタート信号２１が
再びハイレベルに戻ると、コンデンサ７の電位は下がっ
て行き。
信号とのタイミングチャートである。第２図において、
スタート信号２１がローレベルになった時点からコンデ
ンサ７の電位がライン２２に示すように上昇する。その
コンデンサ７の電位が電位ＶＢＥ２になったとき、スト
ップ信号２３はハイレベルになる。スタート信号２１が
再びハイレベルに戻ると、コンデンサ７の電位は下がっ
て行き。
電位ＶＢＥ２以下になると、ストップ信号２３けハイレ
ベルからローレベルになる。
ベルからローレベルになる。
スタート信号２１の立上がりからストップ信号２３の立
下がりまでの時間Ｔｘ’ｆｒ計測して、マルチプレクサ
１の入力端子Ｐ１〜Ｐ４に与えられるアナログ電圧であ
る入力電圧Ｖｉｎを次式によっで算出することができる
。
下がりまでの時間Ｔｘ’ｆｒ計測して、マルチプレクサ
１の入力端子Ｐ１〜Ｐ４に与えられるアナログ電圧であ
る入力電圧Ｖｉｎを次式によっで算出することができる
。
（Ｖｉｎ ＋ＶＢＥＩ−ＶＢＥ２）ＸＣ−ＩＲＸ Ｔｘ
−−・ｏｌ ただしＣはコンデンサ７の容量である。入力電圧Ｖｉｎ
を基準電圧ＶＲに変換すると次の第２式になる。
−−・ｏｌ ただしＣはコンデンサ７の容量である。入力電圧Ｖｉｎ
を基準電圧ＶＲに変換すると次の第２式になる。
（ＶＲ＋ ＶＢＥＩ −ＶＢＥ２ ）Ｘ Ｃ−Ｉ ＲＸ
Ｔ Ｒ・・・（２） ただしＴ Ｒｉ、Ｊ’ 、スタート信号２１の立上がり
からストップ信号２３の立下がシまでの時間である０次
の第３式Ｈ，ＶＢＥＩ−ＶＢＥ２の影響を打ち消すだめ
のオフセットの変換を行なったものである。
Ｔ Ｒ・・・（２） ただしＴ Ｒｉ、Ｊ’ 、スタート信号２１の立上がり
からストップ信号２３の立下がシまでの時間である０次
の第３式Ｈ，ＶＢＥＩ−ＶＢＥ２の影響を打ち消すだめ
のオフセットの変換を行なったものである。
（ＶＢＥＩ−ＶＢＥ２）ＸＣ−ＩＲＸＴＯ−１３］ただ
しＴＯは、ＶＲが０■のときのスタート信号２１の立上
がりからストップ信号２３の立下がりまでの時間である
。
しＴＯは、ＶＲが０■のときのスタート信号２１の立上
がりからストップ信号２３の立下がりまでの時間である
。
以上の第１式〜第３式により第４式を得る。
第３図は、前記入力電圧Ｖｉｎとコンデンサ７の電位Ｖ
Ｃとの関係を示すグラフである。ライン３１で示す直絹
ハ次の第５式ケ表わしたものであるＯ Ｖ ｃ −Ｖ ｉ ｎ 十ＶＢＥ ”１５１ライン３１
上の点３２は宙、位ＶＢＥ２のレベルであって、電位Ｖ
ＢＥ２未満ではアナログ／デジタル変換が不能で、電位
ＶＢＥ２以上ではアナログ／デジタル変換が不能である
。
Ｃとの関係を示すグラフである。ライン３１で示す直絹
ハ次の第５式ケ表わしたものであるＯ Ｖ ｃ −Ｖ ｉ ｎ 十ＶＢＥ ”１５１ライン３１
上の点３２は宙、位ＶＢＥ２のレベルであって、電位Ｖ
ＢＥ２未満ではアナログ／デジタル変換が不能で、電位
ＶＢＥ２以上ではアナログ／デジタル変換が不能である
。
したがって第４図に示すようにストップ信号２−３はロ
ーレベルのままとなり、処理回路１５ｉ−を次の処理に
移ることができなくなる。
ーレベルのままとなり、処理回路１５ｉ−を次の処理に
移ることができなくなる。
目 的
本発明の目的は、上述の技術的課題ケ解決し、アナログ
電圧が比較レベルより低い電位であってもアナログ／デ
ジタル変換を実行することができるアナログ／デジタル
変換方法を提供することである。
電圧が比較レベルより低い電位であってもアナログ／デ
ジタル変換を実行することができるアナログ／デジタル
変換方法を提供することである。
実施例
第５図は１本発明の一実施例の電気回路図である。マル
チプレクサ５１の入力端子５１ａ〜５１ｄ Ｋｉ−ｊ、
アナログ電圧である入力電圧が与えられる。マルチプレ
クサ５１の出力端子５３ＶＪ％電池５４の負極に接続さ
れる。電池５４の正極は、バッファゲート５５を介して
スイッチ５６の一方端に接続される。比較器５７の非反
転入力端子は。
チプレクサ５１の入力端子５１ａ〜５１ｄ Ｋｉ−ｊ、
アナログ電圧である入力電圧が与えられる。マルチプレ
クサ５１の出力端子５３ＶＪ％電池５４の負極に接続さ
れる。電池５４の正極は、バッファゲート５５を介して
スイッチ５６の一方端に接続される。比較器５７の非反
転入力端子は。
スイッチ５６の他方端に接続され、定電流回路５８を介
して接地さｔｌ、、コンデンサ５９を介して接地される
。比較器５７の出力端子け、ＮＯＴゲート６０を介して
ＡＮＤゲート６１の入力端子すに接続される。ＡＮＤゲ
ート６１の出力端子Ｃけ。
して接地さｔｌ、、コンデンサ５９を介して接地される
。比較器５７の出力端子け、ＮＯＴゲート６０を介して
ＡＮＤゲート６１の入力端子すに接続される。ＡＮＤゲ
ート６１の出力端子Ｃけ。
ライン６２を介して処理回路６３に接続さｊ、る。
処理回路６３けライン６４を・介してＡＮＤゲート６１
の入力端子ａＶｃ接続され、ライン６４に伝送されるス
タート信号によってスイッチ５６がオン・オフ動作する
。このスタート信号はアナログ／デジタル変換動作を開
始６せる信号であって、スタート信号がローレベルのと
きスイッチ５６にオンされる。処理回路６３け、ライン
６５を介してマルチプレクサ５１１Ｃ与えられた入力信
号’ｃ 選Ｕくするチャンネル指定信号をデコーダ回路
６６に送出する。デコーダ回路６６の出力は、パスライ
ン６７を介してマルチプレクサ５１Ｖｃ与えらゎる。
の入力端子ａＶｃ接続され、ライン６４に伝送されるス
タート信号によってスイッチ５６がオン・オフ動作する
。このスタート信号はアナログ／デジタル変換動作を開
始６せる信号であって、スタート信号がローレベルのと
きスイッチ５６にオンされる。処理回路６３け、ライン
６５を介してマルチプレクサ５１１Ｃ与えられた入力信
号’ｃ 選Ｕくするチャンネル指定信号をデコーダ回路
６６に送出する。デコーダ回路６６の出力は、パスライ
ン６７を介してマルチプレクサ５１Ｖｃ与えらゎる。
第６図は、マルチプレクサ５１に与えられた入力電圧が
ｌＥ定電圧ときのタイミングチャートである。第６図＋
１＋に示すスタート信号６４ａが立下がると、コンデン
サ５９の電位がｆＰ、６図（２）に示すライン５９ａの
ように上昇し、比較器５７の反転入力端子に与えられた
電位ＶＢＥ２を越える。またスタート信号６４ａの立下
がり時点で、ストップ信号６２ ａがハイレベルからロ
ーレベルになる。第６図（３）に示すストップ１信号５
７ａは、コンデンサ５９の電位が電位ＶＢＥＺを越えた
時点でローレベルからハイレベルになる。
ｌＥ定電圧ときのタイミングチャートである。第６図＋
１＋に示すスタート信号６４ａが立下がると、コンデン
サ５９の電位がｆＰ、６図（２）に示すライン５９ａの
ように上昇し、比較器５７の反転入力端子に与えられた
電位ＶＢＥ２を越える。またスタート信号６４ａの立下
がり時点で、ストップ信号６２ ａがハイレベルからロ
ーレベルになる。第６図（３）に示すストップ１信号５
７ａは、コンデンサ５９の電位が電位ＶＢＥＺを越えた
時点でローレベルからハイレベルになる。
再びスタート信号６４ａがハイレベルに戻ると。
コンデンサ５９の電位は、ライン５９ａに示すように下
降し、電位ＶＢＥ２以下になるとストップ信号５７ａｉ
ｊハイレベルからローレベルになる。１だ、この時スト
ップ信号６２ａもローレベルからハイレベルになる。し
たがって、ＡＮＤゲート６１の出力端子Ｃからライン６
２を介して処理回路６３に与えられるストップ信号６２
ａｉＣよって、処理回路６３け次の処理動作であるアナ
ログ／デジタル変換に移ることができる。
降し、電位ＶＢＥ２以下になるとストップ信号５７ａｉ
ｊハイレベルからローレベルになる。１だ、この時スト
ップ信号６２ａもローレベルからハイレベルになる。し
たがって、ＡＮＤゲート６１の出力端子Ｃからライン６
２を介して処理回路６３に与えられるストップ信号６２
ａｉＣよって、処理回路６３け次の処理動作であるアナ
ログ／デジタル変換に移ることができる。
第７図は、マルチプレクサ５１に与えられる入力電圧が
電位ＶＢＥ２より低い負電圧のときのタイミングチャー
トである。スタート信号６４ａが立下がシ、コンデンサ
５９の電位は、第７図（２）のライン５９ａに示すよう
に上昇するが、電位ＶＢＥ２に達することができない。
電位ＶＢＥ２より低い負電圧のときのタイミングチャー
トである。スタート信号６４ａが立下がシ、コンデンサ
５９の電位は、第７図（２）のライン５９ａに示すよう
に上昇するが、電位ＶＢＥ２に達することができない。
これによってストップ１信号５７ａは、ローレベルのま
まとなるが、ストップ信号６２ａは第７図（４）に示す
ようにライン６２に送出し、処理回路６３を次の処理動
作に移すことができる。
まとなるが、ストップ信号６２ａは第７図（４）に示す
ようにライン６２に送出し、処理回路６３を次の処理動
作に移すことができる。
第８図は１本発明の他の実施例の電気回路し１である。
マルチプレクサ８１において、端子８０には電圧ＶＲが
与えられ、端子８１ａ〜８１ｄにはアナログ信号の入力
電圧が与えられ、端子８２け接地される。またマルチプ
レクサ８１の出力端子８３Ｆｉ、電池８４の負極に接続
される。電池８４の正極は、パンファゲート８５を介し
てスイッチ８６の一端に接続される。比較器８７の非反
転入力端子は、スイッチ８６の他端に接続され、定電流
源８８を介して接地され、コンデンサ８９を介して接地
される。比較器８７の反転入力端子は。
与えられ、端子８１ａ〜８１ｄにはアナログ信号の入力
電圧が与えられ、端子８２け接地される。またマルチプ
レクサ８１の出力端子８３Ｆｉ、電池８４の負極に接続
される。電池８４の正極は、パンファゲート８５を介し
てスイッチ８６の一端に接続される。比較器８７の非反
転入力端子は、スイッチ８６の他端に接続され、定電流
源８８を介して接地され、コンデンサ８９を介して接地
される。比較器８７の反転入力端子は。
電池９０の正極に接続される。比較器８７の出力端子Ｖ
ｉ、ＮＯＴゲート９１を介してＡＮＤゲート９２の入力
端子すに接続される。ＡＮＤゲート９２の出力端子Ｃけ
、遅延回路９３およびライン９４を介して処理回路９５
に接続される。
ｉ、ＮＯＴゲート９１を介してＡＮＤゲート９２の入力
端子すに接続される。ＡＮＤゲート９２の出力端子Ｃけ
、遅延回路９３およびライン９４を介して処理回路９５
に接続される。
処理回路９５からは、ライン９６を介してチャンネル指
定信号がデコーダ回路９７に与えられる。
定信号がデコーダ回路９７に与えられる。
このチャンネル指定信号は、マルチプレクサ８１に与え
られた入力信号を選択するものである。デコーダ回Ｆ＠
９７は、パスライン９８を介してマルチプレクサ８１に
接続される。また処理回路９５け、ライン９９を介して
ＡＮＤゲート９２の入力端子に接続される。ライン９９
からのアナログ／デジタル変換動作を開始させるスター
ト信号は。
られた入力信号を選択するものである。デコーダ回Ｆ＠
９７は、パスライン９８を介してマルチプレクサ８１に
接続される。また処理回路９５け、ライン９９を介して
ＡＮＤゲート９２の入力端子に接続される。ライン９９
からのアナログ／デジタル変換動作を開始させるスター
ト信号は。
ローレベルのときスイッチ８６をオンさせる。
第９図は、マルチプレクサ８１に与えられた入力電圧が
電位ＶＢＥ２より高いときの動作全説明するためのタイ
ミングチャートである。第９図ｉｌｌ Ｖｃ示すスター
ト信号９９ａは処理回路９５から送出し、そのスタート
信号９９ａの立下がりでコンデンサ８９の電位は第９図
（２）のライン８９ａで示されるように上昇する。この
ライン８９ａが電位■ＢＥ２’に越えると、第９図（３
）に示すストップ１信号９１ａがローレベルからハイレ
ベルになる０次にストップｌ信号９１ａより少し遅れて
、第９図（４）に示すストップ信号９４ａがＩ〜イレベ
ルからローレベルになる。
電位ＶＢＥ２より高いときの動作全説明するためのタイ
ミングチャートである。第９図ｉｌｌ Ｖｃ示すスター
ト信号９９ａは処理回路９５から送出し、そのスタート
信号９９ａの立下がりでコンデンサ８９の電位は第９図
（２）のライン８９ａで示されるように上昇する。この
ライン８９ａが電位■ＢＥ２’に越えると、第９図（３
）に示すストップ１信号９１ａがローレベルからハイレ
ベルになる０次にストップｌ信号９１ａより少し遅れて
、第９図（４）に示すストップ信号９４ａがＩ〜イレベ
ルからローレベルになる。
再びスタート信号９９ａがローレベルからノ・イレベル
になると、ライン８９ａで示すコンデンサ８９の電位は
下降し、電位ＶＢＥ２に達するとストップ１信号９１ａ
けノヘイレベルカラローレベルになる。ストップ信号９
４ａけ、ストップ信号９１ａＪ：り少し遅れてローレベ
ルからノ・イレベルになる。このストップ信号９４ａに
よって、処理回路９５け次の処理動作に移ることができ
る。
になると、ライン８９ａで示すコンデンサ８９の電位は
下降し、電位ＶＢＥ２に達するとストップ１信号９１ａ
けノヘイレベルカラローレベルになる。ストップ信号９
４ａけ、ストップ信号９１ａＪ：り少し遅れてローレベ
ルからノ・イレベルになる。このストップ信号９４ａに
よって、処理回路９５け次の処理動作に移ることができ
る。
第１０図は、マルチプレクサ８１に与えられた入力電圧
が電位ＶＢＥ２より低い負電圧であるときの動作を説明
するためのタイミングチャートである。スタート信号９
９ａの立下がりで、ライン８９ａで示すコンデンサ８９
の雷１位は上昇するが。
が電位ＶＢＥ２より低い負電圧であるときの動作を説明
するためのタイミングチャートである。スタート信号９
９ａの立下がりで、ライン８９ａで示すコンデンサ８９
の雷１位は上昇するが。
その電位は電位Ｖ Ｂ Ｅ ２に達することができない
。したがつてストップ信号９１ａは、ローレベルの！ｉ
まである。一方、ストップ信号９４ａｉｊスタート信号
９９ａの立下がりより少し遅れて、ノ〜イレベルからロ
ーレベルになる。またスタート信号９９ａの立上がりよ
り少し遅れて、ストップ信号９４ａがローレベルからハ
イレベルになる。
。したがつてストップ信号９１ａは、ローレベルの！ｉ
まである。一方、ストップ信号９４ａｉｊスタート信号
９９ａの立下がりより少し遅れて、ノ〜イレベルからロ
ーレベルになる。またスタート信号９９ａの立上がりよ
り少し遅れて、ストップ信号９４ａがローレベルからハ
イレベルになる。
このようなストップ信号６２ａＴｈスタート信号６４ａ
より遅らせることによって、処理回路６３でパルス幅を
計測することができる。
より遅らせることによって、処理回路６３でパルス幅を
計測することができる。
第１１図は１本発明のさらに他の実施例であって１％に
定電流でコンデンサ１１６に充電する場合の実施例の電
気回路図である。マルチプレクサ１１１の端子Ａｌ〜Ａ
１にけ、アナログ信号である入力電圧が与えられる。マ
ルチプレクサ１１１の出力端子１１２は電池１１３の負
極１ｃ接続され、電池１１３の正極は比較器１１４の非
反転入力端子に接続される。比較器１１４の反転入力端
子は。
定電流でコンデンサ１１６に充電する場合の実施例の電
気回路図である。マルチプレクサ１１１の端子Ａｌ〜Ａ
１にけ、アナログ信号である入力電圧が与えられる。マ
ルチプレクサ１１１の出力端子１１２は電池１１３の負
極１ｃ接続され、電池１１３の正極は比較器１１４の非
反転入力端子に接続される。比較器１１４の反転入力端
子は。
ライン１１７を介して定電流回路１１５、コンデンサ１
１６の一端およびスイッチ１１８の一端に接続される。
１６の一端およびスイッチ１１８の一端に接続される。
コンデンサ１１６の他端およびスイッチ１１８の他端Ｆ
ｉ、接地される。比較器１１４の出力端子ｄ、ＮＯＴゲ
ート１１９を介してＡＮＤゲート１２０の入力端子ａに
接続される。ＡＮＤゲート１２０の入力端子１）［は、
処理回路１２２からのスタート１８号１２１がライン１
２１を介して与えられる。またスタート４８号はスイッ
チ１１８を駆動させ、スタート信号がローレベルのとき
スイッチ１１８をオンさせる。ＡＮＤゲート１２０の出
力端子Ｃからは、遅延回路１２３およびライン１２４を
介してストップ信号が送出され。
ｉ、接地される。比較器１１４の出力端子ｄ、ＮＯＴゲ
ート１１９を介してＡＮＤゲート１２０の入力端子ａに
接続される。ＡＮＤゲート１２０の入力端子１）［は、
処理回路１２２からのスタート１８号１２１がライン１
２１を介して与えられる。またスタート４８号はスイッ
チ１１８を駆動させ、スタート信号がローレベルのとき
スイッチ１１８をオンさせる。ＡＮＤゲート１２０の出
力端子Ｃからは、遅延回路１２３およびライン１２４を
介してストップ信号が送出され。
そのストップ信号は、処理回路１２１１Ｃ与えられる。
処理回路１２２からは、ライン１２５を介してチャンネ
ル指定信号がマルチプレクサ１１１に与えらｊる。
ル指定信号がマルチプレクサ１１１に与えらｊる。
第１２図は、マルチプレクサ１１１に与えられる入力電
圧が第１１図の比較器１１４の動作できるレベルにある
ときの第１１図の回路の動作全説明するためのタイミン
グチャートである。スタート信号１２１ａの立下がりで
、コンデンサ１１６の電位は第１２図（２）のライン１
１６ａのようにノ）イレベルからローレベルになる。比
較器１１４では、非反転入力端子に与えられた第１２図
（３）に示す信号１１３ａと反転入力端子に与えられた
ライン１１６ａで示す電位とによって、レベル比較ケ行
なう。比較器１１４からは、第１２図＋４１に示すスト
ップ１信号１１４ａが送出する。遅延回路１２３からは
、ライン１２４を介して第１２図（５）に示すストップ
信号１２４ａが処理回路１２２に与えられる。
圧が第１１図の比較器１１４の動作できるレベルにある
ときの第１１図の回路の動作全説明するためのタイミン
グチャートである。スタート信号１２１ａの立下がりで
、コンデンサ１１６の電位は第１２図（２）のライン１
１６ａのようにノ）イレベルからローレベルになる。比
較器１１４では、非反転入力端子に与えられた第１２図
（３）に示す信号１１３ａと反転入力端子に与えられた
ライン１１６ａで示す電位とによって、レベル比較ケ行
なう。比較器１１４からは、第１２図＋４１に示すスト
ップ１信号１１４ａが送出する。遅延回路１２３からは
、ライン１２４を介して第１２図（５）に示すストップ
信号１２４ａが処理回路１２２に与えられる。
第１３図は、マルチプレクサ１１２１Ｃ与えられる入力
電圧が比較器１１４の反転入力端子に与えられる電位よ
シ低いときの動作を説明するだめのタイミングチャート
である。比較器１１４では。
電圧が比較器１１４の反転入力端子に与えられる電位よ
シ低いときの動作を説明するだめのタイミングチャート
である。比較器１１４では。
第１３図（２）に示すライン１１６ａの電位で信号１１
３ａ’にレベル比較するが、この場合信号１１３ａのレ
ベルはライン１１６ａで示す電位より低いため、比較器
１１４の出力のストップ１信号１１４ａｉｄローレベル
のままとなる。ストップ１信号１１４ａがローレベルの
ままであっても、ライン１２４には第１３図（４）に示
すストップ信号１２４ａが送出されるため、処理回路１
２２は次の処理動作に移ることができる。したがって処
理回路１２２からライン１２５を介してマルチプレクサ
１１１に与えられるチャンネル指定信号によって選択さ
れた入力電圧は、 ｊｌＬ１次デジタル電圧に変換され
る。
３ａ’にレベル比較するが、この場合信号１１３ａのレ
ベルはライン１１６ａで示す電位より低いため、比較器
１１４の出力のストップ１信号１１４ａｉｄローレベル
のままとなる。ストップ１信号１１４ａがローレベルの
ままであっても、ライン１２４には第１３図（４）に示
すストップ信号１２４ａが送出されるため、処理回路１
２２は次の処理動作に移ることができる。したがって処
理回路１２２からライン１２５を介してマルチプレクサ
１１１に与えられるチャンネル指定信号によって選択さ
れた入力電圧は、 ｊｌＬ１次デジタル電圧に変換され
る。
効果
以上のように本発明によれば、アナログ／デジタル変換
開始信号と比較の手段の出方との論理により、１つのア
ナログ信号がデジタル信号に変換されたことを示す変換
終了信号ケ作成し、異常な入力があった場合でも次のア
ナログ／デジタル変換動作に移ることができるので、ア
ナログ／デジタル変換動作が効率良く行なうことができ
る。
開始信号と比較の手段の出方との論理により、１つのア
ナログ信号がデジタル信号に変換されたことを示す変換
終了信号ケ作成し、異常な入力があった場合でも次のア
ナログ／デジタル変換動作に移ることができるので、ア
ナログ／デジタル変換動作が効率良く行なうことができ
る。
第１図は従来技術のアナログ／デジタル変換方法の電気
回路図、舅２図は第１図の回路の動作を説明するための
波形図、第３図ｔ−Ｈｌ！１図の回路の動作を説明する
ための図、第４図は第１図の回路が動作しないときのタ
イミングチャート、第５図は本発明の一実施例の電気回
路図、第６図および第７図は第５図の回路の動作を説明
するためのタイミングチャート、第８図は本発明の他の
実施例の電気回路図、第９図および第１Ｏ図は第８図の
回路の動作を説明するためのタイミングチャート。 第１１図は本発明のさらに他の実施例の電気回路図、第
１２図および第１３図は第１１図の回路の動作全説明す
るためのタイミングチャートである。 ５１．８１，１１１・・・マルチプレクサ、５４゜６８
．８４，９０，１１３・・・電池、５５．８５・・・バ
ッファゲート、５６，８６，１１８・・・スイッチ。 ５７．８７，１１４・・・比較器、５９，８９，１１６
、、、 ＝ｒ ｙデンサ、６０，９１，１１９・ＮＯ
Ｔゲー）、６１，９２，１２０・・・ＡＮＤゲート、６
３゜９５．１２２・・・処理回路、６６．９７・・・デ
コーダ回路、９３，１２３・・・遅延回路、５８．８８
・・・電電流源、１１５・・・定電流回路 代理人 弁理士 西教圭一部 第１図 第３図 ＡＤ変は”Ｆｋ ＡＤ変撲可籠 第４図 １ （２） ２２ｇ＝アク＝＝プＢＥ２ （３） ２３ 第１１図 ｊｌ １２図 第１３図
回路図、舅２図は第１図の回路の動作を説明するための
波形図、第３図ｔ−Ｈｌ！１図の回路の動作を説明する
ための図、第４図は第１図の回路が動作しないときのタ
イミングチャート、第５図は本発明の一実施例の電気回
路図、第６図および第７図は第５図の回路の動作を説明
するためのタイミングチャート、第８図は本発明の他の
実施例の電気回路図、第９図および第１Ｏ図は第８図の
回路の動作を説明するためのタイミングチャート。 第１１図は本発明のさらに他の実施例の電気回路図、第
１２図および第１３図は第１１図の回路の動作全説明す
るためのタイミングチャートである。 ５１．８１，１１１・・・マルチプレクサ、５４゜６８
．８４，９０，１１３・・・電池、５５．８５・・・バ
ッファゲート、５６，８６，１１８・・・スイッチ。 ５７．８７，１１４・・・比較器、５９，８９，１１６
、、、 ＝ｒ ｙデンサ、６０，９１，１１９・ＮＯ
Ｔゲー）、６１，９２，１２０・・・ＡＮＤゲート、６
３゜９５．１２２・・・処理回路、６６．９７・・・デ
コーダ回路、９３，１２３・・・遅延回路、５８．８８
・・・電電流源、１１５・・・定電流回路 代理人 弁理士 西教圭一部 第１図 第３図 ＡＤ変は”Ｆｋ ＡＤ変撲可籠 第４図 １ （２） ２２ｇ＝アク＝＝プＢＥ２ （３） ２３ 第１１図 ｊｌ １２図 第１３図
Claims (1)
- 【特許請求の範囲】 ＋１１複数のアナログ信号から１つのアナログ信号を選
択し、アナログ／デジタル変換開始信号により定電流で
充電あるいけ放電を開始してアナログ信号のスロープを
作り、このアナログ信号のスロープの電圧レベルと前記
選択したアナログ信号の電圧レベルとを、あるいけ予め
設定された基準電圧のレベルとを比較し、出力変化を呈
するための比較の手段を有するアナログ／デジタル変換
方法において。 前記アナログ／デジタル変換開始信号と前記比較手段の
出力との論理により、１つのアナログ信号がデジタル信
号に変換されたことを示す変換終了信号を作成し１次の
アナログ／デジタル変換動作に移ることができる′こと
を特徴とするアナログ／デジタル変換方法。 （２）前記変換終了信号が遅延手段によって予め設定さ
れた時間遅れて作成され２次のアナログ／デジタル変換
動作に移ることができることを特徴とする特許請求の範
囲第１項記載のアナログ／デジタル変換方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197354A JPS6089131A (ja) | 1983-10-20 | 1983-10-20 | アナログ／デジタル変換方法 |
| CA000465753A CA1234219A (en) | 1983-10-20 | 1984-10-18 | Method and apparatus for analog-to-digital conversion |
| US06/663,460 US4621255A (en) | 1983-10-20 | 1984-10-22 | Method and apparatus for analog-to-digital conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197354A JPS6089131A (ja) | 1983-10-20 | 1983-10-20 | アナログ／デジタル変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089131A true JPS6089131A (ja) | 1985-05-20 |
| JPH0542177B2 JPH0542177B2 (ja) | 1993-06-25 |
Family
ID=16373086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58197354A Granted JPS6089131A (ja) | 1983-10-20 | 1983-10-20 | アナログ／デジタル変換方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4621255A (ja) |
| JP (1) | JPS6089131A (ja) |
| CA (1) | CA1234219A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748134A (en) * | 1996-03-01 | 1998-05-05 | Ericsson Inc. | Method and apparatus for converting an analog signal into digital format |
| US7659840B2 (en) * | 2008-02-15 | 2010-02-09 | Analog Devices, Inc. | Sigma-delta conversion circuit suitable for photocurrent measurement applications |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432255A (en) * | 1977-08-17 | 1979-03-09 | Toshiba Corp | Analog digital converter |
| JPS5564431A (en) * | 1978-11-08 | 1980-05-15 | Nec Corp | Digital multiple a-d converter circuit |
| JPS575426A (en) * | 1980-06-13 | 1982-01-12 | Advantest Corp | Multichannel analog-to-digital converter |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3368149A (en) * | 1965-06-04 | 1968-02-06 | Data Technology Corp | Digital voltmeter having a capacitor charged by an unknown voltage and discharged bya known voltage |
| US4024533A (en) * | 1975-07-10 | 1977-05-17 | Analogic Corporation | Ratiometric analog-to-digital converter |
| JPS5442969A (en) * | 1977-09-09 | 1979-04-05 | Nec Corp | Analog-digital converter |
| US4191942A (en) * | 1978-06-08 | 1980-03-04 | National Semiconductor Corporation | Single slope A/D converter with sample and hold |
| JPS566654A (en) * | 1979-06-26 | 1981-01-23 | Matsushita Electric Works Ltd | Rotor |
| JPS5622169A (en) * | 1979-07-31 | 1981-03-02 | Fujitsu Ltd | Control system of array processor |
-
1983
- 1983-10-20 JP JP58197354A patent/JPS6089131A/ja active Granted
-
1984
- 1984-10-18 CA CA000465753A patent/CA1234219A/en not_active Expired
- 1984-10-22 US US06/663,460 patent/US4621255A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432255A (en) * | 1977-08-17 | 1979-03-09 | Toshiba Corp | Analog digital converter |
| JPS5564431A (en) * | 1978-11-08 | 1980-05-15 | Nec Corp | Digital multiple a-d converter circuit |
| JPS575426A (en) * | 1980-06-13 | 1982-01-12 | Advantest Corp | Multichannel analog-to-digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0542177B2 (ja) | 1993-06-25 |
| CA1234219A (en) | 1988-03-15 |
| US4621255A (en) | 1986-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2804269B2 (ja) | 再分配形ａ／ｄ変換器とアナログ信号をディジタル信号に変換する方法 | |
| JPH09512686A (ja) | 低電圧ｃｍｏｓアナログ／ディジタル・コンバータ | |
| TW201140407A (en) | Touch detection method and related touch control device | |
| JPS6089131A (ja) | アナログ／デジタル変換方法 | |
| US5790480A (en) | Delta-T measurement circuit | |
| JPS6271335A (ja) | Ａ／ｄ又はｄ／ａ変換器 | |
| JPH028495B2 (ja) | ||
| JPS6218095B2 (ja) | ||
| JPS5829891B2 (ja) | Ａ／ｄ変換回路 | |
| CN113126540A (zh) | 微控制器及控制方法 | |
| US5144307A (en) | Method of controlling double integral A-D converter | |
| JPS59152723A (ja) | アナログ・デイジタル変換回路 | |
| JPH06101948B2 (ja) | 時間情報検出装置 | |
| Mutoh et al. | Noise immunity characteristics of dual-slope integrating analog-digital converters | |
| JPH10261962A (ja) | Ａ／ｄコンバータ | |
| JPS6089132A (ja) | アナログ−デイジタル変換器 | |
| JPS581567B2 (ja) | 信号変換器 | |
| JPS6037829A (ja) | Ａ／ｄコンバ−タ | |
| JPS60113535A (ja) | Ａ／ｄ変換器 | |
| SU1107293A1 (ru) | Формирователь сложной функции | |
| JPS61109325A (ja) | Ａ／ｄ変換器 | |
| RU2062549C1 (ru) | Аналого-цифровой преобразователь | |
| JPH0779162A (ja) | 信号変換回路 | |
| JPH03282272A (ja) | 線形遅延線を較正する方法及び装置 | |
| SU1283972A1 (ru) | Помехоустойчивый преобразователь напр жени в интервал времени |