JPS60113535A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPS60113535A JPS60113535A JP22051883A JP22051883A JPS60113535A JP S60113535 A JPS60113535 A JP S60113535A JP 22051883 A JP22051883 A JP 22051883A JP 22051883 A JP22051883 A JP 22051883A JP S60113535 A JPS60113535 A JP S60113535A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input terminal
- circuit
- capacitor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/54—Input signal sampled and held with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、簡単な回路構成によって比較器のオフセッ
ト電圧による誤差を生じない積分方式による〜を変換器
に関する。
ト電圧による誤差を生じない積分方式による〜を変換器
に関する。
（従来技術）
Ａ／ｐ変換方式には積分方式、逐次比較方式、直接比較
方式など種々の方式があるが、オペ（オペレーション）
アンプ、比較器などを用いた構成の場合、それらのもつ
オフセット電圧がめるべきデジタル値に誤差を与えると
いう欠点があった。
方式など種々の方式があるが、オペ（オペレーション）
アンプ、比較器などを用いた構成の場合、それらのもつ
オフセット電圧がめるべきデジタル値に誤差を与えると
いう欠点があった。
（発明の目的）
この発明の目的は、回路構成の簡略化、変換時間の短縮
化、高精度化を期することのできるんｔ変換器を得るこ
とにある。
化、高精度化を期することのできるんｔ変換器を得るこ
とにある。
（発明の概要）
この発明の要点は、マイクロプロセッサなどによシ演算
を行なって積分方式により実現することにある。
を行なって積分方式により実現することにある。
（実施例）
以下、この発明のＡ／Ｄ変換器の実施例について図面に
基づき説明する。第１図はその一実施例の回路図である
。この第１図において、定電流が与えられる定電流端子
１、被測定入力電圧Ｖｘの加わる被測定入力端子２、接
地電位の接地端子３これらがマイクロプロセッサ１６（
以下、ＣＰＵ、！：云う）の制御によりスイッチング回
路４で選択されて切９換えられた後、積分回路５に定電
流、被測定入力電圧Ｖｘ、接地電位が入力されるように
なっている。
基づき説明する。第１図はその一実施例の回路図である
。この第１図において、定電流が与えられる定電流端子
１、被測定入力電圧Ｖｘの加わる被測定入力端子２、接
地電位の接地端子３これらがマイクロプロセッサ１６（
以下、ＣＰＵ、！：云う）の制御によりスイッチング回
路４で選択されて切９換えられた後、積分回路５に定電
流、被測定入力電圧Ｖｘ、接地電位が入力されるように
なっている。
この積分回路５は定電流源６．０．１〜０．０１μＦ程
度のコンデンサ７から成ってお９、その出力は比較器８
の←）入力端に入力されるようになっている。
度のコンデンサ７から成ってお９、その出力は比較器８
の←）入力端に入力されるようになっている。
また、同比較器８の（＋）入力端には基準電圧ｖＲたと
えば５■の加わる端子１７、分圧電位発生回路９によっ
て作られた■１．■！／またとえば４’Ｖ 、 ２Ｖの
二つの電位がスイッチング回路１０を通して選択された
後、加えられるようになっている。
えば５■の加わる端子１７、分圧電位発生回路９によっ
て作られた■１．■！／またとえば４’Ｖ 、 ２Ｖの
二つの電位がスイッチング回路１０を通して選択された
後、加えられるようになっている。
外圧電位発生回路９は三つの抵抗１１，１２゜１３が端
子１７と接地間に直列に接続されており、抵抗１１と１
２問および抵抗１２と１３間の電圧がそれぞれ■１．■
Ｉ／２としてスイッチング回路１００入力端子１４．１
５へ印加されるようにしている。抵抗１２と１３は等し
い抵抗値を持っていなければならない。スイッチング回
路の制御や計時などはＣＰＵ１６によって行なう。
子１７と接地間に直列に接続されており、抵抗１１と１
２問および抵抗１２と１３間の電圧がそれぞれ■１．■
Ｉ／２としてスイッチング回路１００入力端子１４．１
５へ印加されるようにしている。抵抗１２と１３は等し
い抵抗値を持っていなければならない。スイッチング回
路の制御や計時などはＣＰＵ１６によって行なう。
次に、以上のように構成されたこの発明のめ変換器の動
作について適時Ａ／Ｄ変換の様子を表わした第２図を参
照して説明する。
作について適時Ａ／Ｄ変換の様子を表わした第２図を参
照して説明する。
まず、スイッチング回路４の接地端子３を選択して、コ
ンデンサ７にある電荷を全て放電した後に定電流端子１
に切シ換えてコンデンサ７に充電全開始しＴ、 、 Ｔ
ｌの計時も開始する。
ンデンサ７にある電荷を全て放電した後に定電流端子１
に切シ換えてコンデンサ７に充電全開始しＴ、 、 Ｔ
ｌの計時も開始する。
このとき、ＣＰＵ１６によシ、スイッチング回路１０の
入力端子１５を選択して、比較器８の（＋）入力端には
電圧Ｖｌ／２ ｅ与えておく。
入力端子１５を選択して、比較器８の（＋）入力端には
電圧Ｖｌ／２ ｅ与えておく。
この状態で、積分回路のコンデンサ７によシ比較器８の
（−）入力端の電位が上昇し、（＋）入力端のｈ迄達す
ると比較器８によって一致信号が出力され、ＣＰＵ１６
に送られる。これによシ、ＣＰＵＩ ６はＴ１の計時を
停止し、その値を記録する。計時Ｔ。
（−）入力端の電位が上昇し、（＋）入力端のｈ迄達す
ると比較器８によって一致信号が出力され、ＣＰＵ１６
に送られる。これによシ、ＣＰＵＩ ６はＴ１の計時を
停止し、その値を記録する。計時Ｔ。
はこの実施例で１ｍ８８度である。
続いてスイッチング回路１０の入力端子１４をＣＰＵ１
６により選択して、比較器８の（＋）入力端に電圧ＶＩ
ヲ印加する。そして、計時を継続する。
６により選択して、比較器８の（＋）入力端に電圧ＶＩ
ヲ印加する。そして、計時を継続する。
この状態で積分を継続し、比較器８の（−）入力端の電
位が上昇し、電圧Ｖ１に達することにょシ比較器８によ
って一致信号が出たらＣＰＵＩ ６はＴｌの計時を停止
し、その値をマイクロプロセッサのメモリに記録する。
位が上昇し、電圧Ｖ１に達することにょシ比較器８によ
って一致信号が出たらＣＰＵＩ ６はＴｌの計時を停止
し、その値をマイクロプロセッサのメモリに記録する。
その後に、ＣＰＵ１６にょシスイッテンダ回路４の接地
端子３を選択して、コンデンサ７に充電している電荷を
一定時間かけて放電する。
端子３を選択して、コンデンサ７に充電している電荷を
一定時間かけて放電する。
次に、スイッチング回路４において、被測定入力端子２
をＣＰＵＩ ６によシ選択して被測定電圧Ｖｘを積分回
路５に入力して、充分な時間をかけてコンデンサ７に充
電する。この夫施例では、１１′ｎ８程度とする。しか
る後に、スイッチング回路４の定電流端子１を選択して
、比較器８の（−）入力端にコンデンサ７への充電電位
を加え、同時にＴ、の計時を開始する。そして、比較器
８の（−）入力端の電位が上昇し、比較器８の（＋）入
力端に印加されている電圧Ｖ１との比較で、一致信号が
出た時点でＣＰＵ１６はＴ３の計時を停止して、その結
果をマイクロプロセッサのメモリに記録する。
をＣＰＵＩ ６によシ選択して被測定電圧Ｖｘを積分回
路５に入力して、充分な時間をかけてコンデンサ７に充
電する。この夫施例では、１１′ｎ８程度とする。しか
る後に、スイッチング回路４の定電流端子１を選択して
、比較器８の（−）入力端にコンデンサ７への充電電位
を加え、同時にＴ、の計時を開始する。そして、比較器
８の（−）入力端の電位が上昇し、比較器８の（＋）入
力端に印加されている電圧Ｖ１との比較で、一致信号が
出た時点でＣＰＵ１６はＴ３の計時を停止して、その結
果をマイクロプロセッサのメモリに記録する。
この様子を第２図でグラフで表わしているが、この第２
図は縦軸に比較器８の←）入力端にかがる電圧、横軸に
は時間をとっである。
図は縦軸に比較器８の←）入力端にかがる電圧、横軸に
は時間をとっである。
ＣＰＵＩ ６では、変換過程で得られた計時’１１＋Ｔ
２ 、 ＴｓＯ値と電圧Ｖ１の値から演算によって比較
器８自体のオフセット電圧を除いた正確なデジタル値を
得ることができる。
２ 、 ＴｓＯ値と電圧Ｖ１の値から演算によって比較
器８自体のオフセット電圧を除いた正確なデジタル値を
得ることができる。
なぜならば、計時Ｔ、 、 Ｔ、 、 Ｔ、にはすべて
オフセット電圧分の誤差が含まれている。ここで、比較
器８のオフセット電圧−０と仮定したときの真値をそれ
ぞれＴＩ’ ＋ Ｔ２／ ＋ Ｔ！’とすると、被測定
電圧ＶｘはＶｘ ＝ Ｖ、・Ｒ′ Ｔ、／ ・・・（１） と表わせる。
オフセット電圧分の誤差が含まれている。ここで、比較
器８のオフセット電圧−０と仮定したときの真値をそれ
ぞれＴＩ’ ＋ Ｔ２／ ＋ Ｔ！’とすると、被測定
電圧ＶｘはＶｘ ＝ Ｖ、・Ｒ′ Ｔ、／ ・・・（１） と表わせる。
ここで、オフセット電圧分ｄによる時間の誤差をＴｄと
すると、Ｔ＋’ ＝ Ｔｌ Ｔｄ 、 ’ｒ２′−Ｔ２
Ｔｄ 、 Ｔｓ’＝’ｒｓ−’ｒｃｉ よってＴ２’
Ｔ３’ −Ｔｌ −Ｔ３ Ｔ２′＝ ２ Ｘ （Ｔｌ
Ｔｌ ）したがって、（１）式は以下のようになシオ
フセット電圧による誤差を含まない正確なデジタル値を
得ることができる。
すると、Ｔ＋’ ＝ Ｔｌ Ｔｄ 、 ’ｒ２′−Ｔ２
Ｔｄ 、 Ｔｓ’＝’ｒｓ−’ｒｃｉ よってＴ２’
Ｔ３’ −Ｔｌ −Ｔ３ Ｔ２′＝ ２ Ｘ （Ｔｌ
Ｔｌ ）したがって、（１）式は以下のようになシオ
フセット電圧による誤差を含まない正確なデジタル値を
得ることができる。
すなわち、アナログ電圧を８ ｂｉｔのデ・ｒジタル量
に変換する場合には２５６〜５１２のパルスカウントを
得ることができる。
に変換する場合には２５６〜５１２のパルスカウントを
得ることができる。
以上説明したように、第１の実施例では回路構成、制御
が簡単であり、ＣＰＵで処理できるからマイクロプロセ
ッサとのインターフエイスヲトったり、さらに、同一チ
ップ上に実現したシすることが容易である。
が簡単であり、ＣＰＵで処理できるからマイクロプロセ
ッサとのインターフエイスヲトったり、さらに、同一チ
ップ上に実現したシすることが容易である。
また、比較器のもっているオフセット電圧は通常数十ｍ
Ｖ程度による誤差全演算によって取り除くことができる
ので、積分方式として正確な精度の（ＩｉＪい変換が可
能である。
Ｖ程度による誤差全演算によって取り除くことができる
ので、積分方式として正確な精度の（ＩｉＪい変換が可
能である。
この実施例の所要時間は８ ｂｉｔ ８度のＡＤ変換に
対して前段のＴ、 、 Ｔ２の計測に１ ｍｓ 、中段
のＶｘ被測定電圧の充ｙｔに１ｍＳ、後段のＴ、の１４
−１’ １ｌｌｌｌに〜１ｆｎＳ１演算処理などの時間
が１００５ｔｅｐ Ｘ １μｓとして０．１μｓ１合計
〜３ｍＳと比較的短かい時間で、オフセット誤差がない
ＡＤ変換が可能である。
対して前段のＴ、 、 Ｔ２の計測に１ ｍｓ 、中段
のＶｘ被測定電圧の充ｙｔに１ｍＳ、後段のＴ、の１４
−１’ １ｌｌｌｌに〜１ｆｎＳ１演算処理などの時間
が１００５ｔｅｐ Ｘ １μｓとして０．１μｓ１合計
〜３ｍＳと比較的短かい時間で、オフセット誤差がない
ＡＤ変換が可能である。
（発明の効果）
この発明は以上説明したように、比較器のオフセット分
を除去するのに主にマイクロプロセッサなどにより演算
全行ない、積分方式を採っているので、従来のゼロ補償
回路や四重積分方式に比して、回路構成が簡単で変換時
間も短かく容易に高精度を出せるという利点がある。し
たがって、蒔ニマイクロプロセソサとの組み合わせにオ
イテヨりその真価を発揮するものである。
を除去するのに主にマイクロプロセッサなどにより演算
全行ない、積分方式を採っているので、従来のゼロ補償
回路や四重積分方式に比して、回路構成が簡単で変換時
間も短かく容易に高精度を出せるという利点がある。し
たがって、蒔ニマイクロプロセソサとの組み合わせにオ
イテヨりその真価を発揮するものである。
第１図はこの発明のＡろ変換器の一実施例の回路図、第
２図は同上Ａ／Ｄ変換器のＡ／ｐ変換の原理を示すグラ
フである。 １一定電流端子、２・・・被測定入力端子、３・・・接
地端子、４．１０・・・スイッチング回路、５・・・積
分回路、６・・・定電流源、７・・・コンデンサ、８・
・・比較器、９・・・比較電圧発生回路、１１，１２．
１３・・・抵抗、１６・・・ＣＰＵ。 手続補正書 昭和５９年６月−７日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第２２０５１８ 号２、発明の
名称 Ａ／Ｄ変換器 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖篭気工栗株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 １」（自発）６、
補正の対象 明細書の発明の詳細な説明の欄および図面７、補正の内
容 別紙の通り ７、 補正の内容 １）明細書２頁１３行「にょυ実現」を「によりＡ／Ｄ
変換を実現」と訂正する。 ２）図面第２図を別紙の通り訂正する。
２図は同上Ａ／Ｄ変換器のＡ／ｐ変換の原理を示すグラ
フである。 １一定電流端子、２・・・被測定入力端子、３・・・接
地端子、４．１０・・・スイッチング回路、５・・・積
分回路、６・・・定電流源、７・・・コンデンサ、８・
・・比較器、９・・・比較電圧発生回路、１１，１２．
１３・・・抵抗、１６・・・ＣＰＵ。 手続補正書 昭和５９年６月−７日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第２２０５１８ 号２、発明の
名称 Ａ／Ｄ変換器 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖篭気工栗株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 １」（自発）６、
補正の対象 明細書の発明の詳細な説明の欄および図面７、補正の内
容 別紙の通り ７、 補正の内容 １）明細書２頁１３行「にょυ実現」を「によりＡ／Ｄ
変換を実現」と訂正する。 ２）図面第２図を別紙の通り訂正する。
Claims (1)
- 定電流源とコンデンサによる積分回路と、この積分回路
への被測定電圧と定電流が与えられる端子の入力とを切
ジ換える第１のスイッチング回路と、２種類の分圧電位
により基準電圧を発生する分圧電位発生回路と、上記分
圧電位の出力を切り換える第２のスイッチング回路と、
上記積分回路の出力と２種類の分圧電位をそれぞれ比較
し一致信号を出力する比較回路と、上記一致信号が出力
されるまでの時間を計測する計時回路とともに上記一致
信号からオフセットを除去する演算を行なう手段とを備
えたＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22051883A JPS60113535A (ja) | 1983-11-25 | 1983-11-25 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22051883A JPS60113535A (ja) | 1983-11-25 | 1983-11-25 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60113535A true JPS60113535A (ja) | 1985-06-20 |
Family
ID=16752269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22051883A Pending JPS60113535A (ja) | 1983-11-25 | 1983-11-25 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113535A (ja) |
-
1983
- 1983-11-25 JP JP22051883A patent/JPS60113535A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4344067A (en) | Analog to digital converter and method of calibrating same | |
| US6191723B1 (en) | Fast capacitance measurement | |
| US4357600A (en) | Multislope converter and conversion technique | |
| US3983481A (en) | Digital intervalometer | |
| EP0797802A2 (en) | Digital trimming of on-chip analog components | |
| US4567465A (en) | Method and apparatus for converting analog signal into digital signal | |
| GB2195457A (en) | Measuring the ratio r/r of a resistance half-bridge | |
| JP3769821B2 (ja) | 高精度相対デジタル電圧計測方法及び装置 | |
| US4404545A (en) | Analog-to-digital converter of the dual slope type | |
| JP2776598B2 (ja) | アナログ‐ディジタル変換器 | |
| CN109633251B (zh) | 一种if电路积分电压峰峰值求解方法及装置 | |
| JPS60113535A (ja) | Ａ／ｄ変換器 | |
| SU1397024A1 (ru) | Способ определени составл ющих импеданса биологического объекта и устройство дл его осуществлени | |
| JPS62185174A (ja) | 電子式電力量計 | |
| JPH02246622A (ja) | 多重積分型ａ／ｄ変換装置 | |
| JPH057781Y2 (ja) | ||
| JPS6029025A (ja) | Ａ−ｄ変換器のオフセット・ドリフト補正回路 | |
| EP0142703A2 (en) | A method for determining an unknown voltage and dual slope analog-to-digital converter | |
| JPH0331205B2 (ja) | ||
| JPS60113536A (ja) | Ａ／ｄ変換器 | |
| SU1441323A2 (ru) | Цифровой вольтметр | |
| JPS63294254A (ja) | 定電荷発生装置 | |
| SU741480A1 (ru) | Устройство дл измерени импульсного коэффициента номеронабирател | |
| JPS6229321A (ja) | アナログ信号出力回路 | |
| JPH0650993A (ja) | オシロスコープの水平軸電子目盛りを校正する方法及び装置 |