JPS608511B2 - デイスプレイ制御方式 - Google Patents
デイスプレイ制御方式Info
- Publication number
- JPS608511B2 JPS608511B2 JP55045994A JP4599480A JPS608511B2 JP S608511 B2 JPS608511 B2 JP S608511B2 JP 55045994 A JP55045994 A JP 55045994A JP 4599480 A JP4599480 A JP 4599480A JP S608511 B2 JPS608511 B2 JP S608511B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- display
- pattern generator
- code
- dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、キャラクタ・ディスプレイとグラフィック・
ディスプレイとに対してキヤラクタ・パターン発生器を
共用化したディスプレイ制御方式に関するものである。
ディスプレイとに対してキヤラクタ・パターン発生器を
共用化したディスプレイ制御方式に関するものである。
第１図は従来のキャラクタ・ディスプレイとグラフィッ
ク・ディスプレイとを同一のブラウン管により行なう装
置のブロック線図であり、プロセッサＣＰＵからバスＢ
ＵＳ経由で、グラフィック・ディスプレイの場合は、ド
ットメモリ・コントロ−ラＭＣＴＬの表示データが加え
られ、表示データの文字コードはキヤラクタ・パターン
発生器ＣＰＧＩ又は漢字パターン発生器ＫＣＰＧＩに加
えられて、キャラクタ・パターン又は漢字パターンはド
ットメモリＤＭに蓄積される。ドットメモリＤＭは１画
面分の容量を有し、プロセッサＣＰＵからの表示データ
に従ったドットパターンがキャラクタ・パターン又は漢
字パターンを含めて記憶されテレビフオーマット発生回
路ＴＶＦによりブラウン管ＣＲＴに表示する為の輝度信
号、走査信号等が発生され、ドットメモリＤＭの記憶内
容が表示される。又キャラクタ・ディスプレイの場合は
、プロセッサＣＰＵからバスＢＵＳ経由で文字コードが
コ−ドメモリＣＭに加えられ、その文字コードがキャラ
クタ・パターン発生器ＣＰＧ２又は漢字パターン発生器
ＫＣＰＧ２に加えられ、キャラクタ・パターン又は漢字
パターンはテレビフオーマット発生回路ＴＶＦに加えら
れて、ブラウン管ＣＴＲに表示される。
ク・ディスプレイとを同一のブラウン管により行なう装
置のブロック線図であり、プロセッサＣＰＵからバスＢ
ＵＳ経由で、グラフィック・ディスプレイの場合は、ド
ットメモリ・コントロ−ラＭＣＴＬの表示データが加え
られ、表示データの文字コードはキヤラクタ・パターン
発生器ＣＰＧＩ又は漢字パターン発生器ＫＣＰＧＩに加
えられて、キャラクタ・パターン又は漢字パターンはド
ットメモリＤＭに蓄積される。ドットメモリＤＭは１画
面分の容量を有し、プロセッサＣＰＵからの表示データ
に従ったドットパターンがキャラクタ・パターン又は漢
字パターンを含めて記憶されテレビフオーマット発生回
路ＴＶＦによりブラウン管ＣＲＴに表示する為の輝度信
号、走査信号等が発生され、ドットメモリＤＭの記憶内
容が表示される。又キャラクタ・ディスプレイの場合は
、プロセッサＣＰＵからバスＢＵＳ経由で文字コードが
コ−ドメモリＣＭに加えられ、その文字コードがキャラ
クタ・パターン発生器ＣＰＧ２又は漢字パターン発生器
ＫＣＰＧ２に加えられ、キャラクタ・パターン又は漢字
パターンはテレビフオーマット発生回路ＴＶＦに加えら
れて、ブラウン管ＣＴＲに表示される。
キヤラクタ・パターン発生器にＰＯＩ，ＣＰＧ２又は漢
字パターン発生器ＫＣＰＧ１，ＫＣＰＧ２は、文字数が
多くなると、その規模が大きくなるもので、例えば１０
０晩鐘類の文字パターンを発生し得る構成に対してその
倍の２００の蚤類の文字パターンを発生し得るように増
設する場合、キャラクタ・ディスプレイ側とグラフィッ
ク・ディスプレイ側との両方の各パターン発生器を増設
しなければならないものであった。
字パターン発生器ＫＣＰＧ１，ＫＣＰＧ２は、文字数が
多くなると、その規模が大きくなるもので、例えば１０
０晩鐘類の文字パターンを発生し得る構成に対してその
倍の２００の蚤類の文字パターンを発生し得るように増
設する場合、キャラクタ・ディスプレイ側とグラフィッ
ク・ディスプレイ側との両方の各パターン発生器を増設
しなければならないものであった。
本発明は、キャラクタ・ディスプレイとグラフィック・
ディスプレイとに対してキャラクタ・パターン発生器又
は漢字パターン発生器を共用化して、経済的な構成とし
得るようにすることを目的とするものである。
ディスプレイとに対してキャラクタ・パターン発生器又
は漢字パターン発生器を共用化して、経済的な構成とし
得るようにすることを目的とするものである。
以下実施例について詳細に説明する。第２図は本発明の
実施例のブロック線図であり、第１図と同一符号は同一
部分を示し、ＣＰＧ，ＫＣＰＧは共用化したキヤラクタ
・パターン発生器、漢字パターン発生器であり、以下漢
字パターン発生器を含めて「キヤラクタ・パターン発生
器」で説明する。
実施例のブロック線図であり、第１図と同一符号は同一
部分を示し、ＣＰＧ，ＫＣＰＧは共用化したキヤラクタ
・パターン発生器、漢字パターン発生器であり、以下漢
字パターン発生器を含めて「キヤラクタ・パターン発生
器」で説明する。
キャラクタ・ディスプレイの場合、プロセッサＣＰＵか
らコードメモリＣ船こ対して文字コードが転送され、ド
ットメモリ・コントローラＭＣＴＬには表示データが加
えられないので、キャラクタ・パターン発生器にＰＧに
はコードメモリＣＭからの文字コードが加えられ、文字
コードに対応したキャラクタ・パターンが発生されてテ
レビフオーマット発生回路ＴＶＦに加えられ、ブラウン
管ＣＲＴに文字が表示される。又グラフィック・ディス
プレイの場合、ドットメモリ・コントローラＭＣＴＬに
表示データが加えられ、表示データ中の文字コードはキ
ャラクタ・パターン発生器ＣＰＧに加えられ、その文字
コード‘こ対応したキャラクタ・パターンが発生され、
ドットメモリ・コントローラＭＣＴＬを介してドットメ
モリＤＭに加えられる。ドットメモリＤＭの内容はテレ
ビフオーマツト発生回路ＴＶＦを介してブラウン管ＣＲ
Ｔに加えられ、文字を含むグラフィック・ディスプレイ
が行なわれる。第３図はキャラクタ・パターン発生器の
周辺回路の一例を示すもので、ドットメモリ・コントロ
ーラＭＣＴＬからの文字コードａ又はコードメモリＣＭ
からの文字コードｂはオアゲートＧＩを介してキャラク
タ・パターン発生器ＣＰＧに加えられ、ドットメモリ・
コントローラＭＣＴＬから文字コードａが加えられると
きには、制御信号ｃが“１”となるので、キャラクタ・
パターン発生器ＣＰＧからのキヤラク夕・パターンはア
ンドゲートＧ２を介してドットメモリ・コントローフＭ
ＣＴＬに転送されるキャラクタ・パターンｄとなり、又
コードメモリＣＭから文字コードｂが加えられるときは
、制御信号ｃが“０”となるので、ゲートＧ３を介して
テレビフオーマット発生回路へ加えられるキャラクタ・
パターンｅが出力される。前述の如くキャラクタ・パタ
ーン発生器ＣＰＧをキヤラクタ・ディスプレイとグラフ
ィック・ディスプレイとに共用することにより、経済的
な構成となり、キャラク夕・パターン数を増加する場合
も従来例に比較して半分で済む利点がある。
らコードメモリＣ船こ対して文字コードが転送され、ド
ットメモリ・コントローラＭＣＴＬには表示データが加
えられないので、キャラクタ・パターン発生器にＰＧに
はコードメモリＣＭからの文字コードが加えられ、文字
コードに対応したキャラクタ・パターンが発生されてテ
レビフオーマット発生回路ＴＶＦに加えられ、ブラウン
管ＣＲＴに文字が表示される。又グラフィック・ディス
プレイの場合、ドットメモリ・コントローラＭＣＴＬに
表示データが加えられ、表示データ中の文字コードはキ
ャラクタ・パターン発生器ＣＰＧに加えられ、その文字
コード‘こ対応したキャラクタ・パターンが発生され、
ドットメモリ・コントローラＭＣＴＬを介してドットメ
モリＤＭに加えられる。ドットメモリＤＭの内容はテレ
ビフオーマツト発生回路ＴＶＦを介してブラウン管ＣＲ
Ｔに加えられ、文字を含むグラフィック・ディスプレイ
が行なわれる。第３図はキャラクタ・パターン発生器の
周辺回路の一例を示すもので、ドットメモリ・コントロ
ーラＭＣＴＬからの文字コードａ又はコードメモリＣＭ
からの文字コードｂはオアゲートＧＩを介してキャラク
タ・パターン発生器ＣＰＧに加えられ、ドットメモリ・
コントローラＭＣＴＬから文字コードａが加えられると
きには、制御信号ｃが“１”となるので、キャラクタ・
パターン発生器ＣＰＧからのキヤラク夕・パターンはア
ンドゲートＧ２を介してドットメモリ・コントローフＭ
ＣＴＬに転送されるキャラクタ・パターンｄとなり、又
コードメモリＣＭから文字コードｂが加えられるときは
、制御信号ｃが“０”となるので、ゲートＧ３を介して
テレビフオーマット発生回路へ加えられるキャラクタ・
パターンｅが出力される。前述の如くキャラクタ・パタ
ーン発生器ＣＰＧをキヤラクタ・ディスプレイとグラフ
ィック・ディスプレイとに共用することにより、経済的
な構成となり、キャラク夕・パターン数を増加する場合
も従来例に比較して半分で済む利点がある。
共用化されたキャラクタ・パターン発生器ＣＰＧをコー
ドメモリＣＭ又はドットメモリ・コントローラＭＣＴＬ
の何れかからアクセスするかを定めるには、一方に対し
て他方を割込処理とするか、一方に対して他方を水平、
垂直プランキング期間にアクセスするか等の手段を採用
することができる。
ドメモリＣＭ又はドットメモリ・コントローラＭＣＴＬ
の何れかからアクセスするかを定めるには、一方に対し
て他方を割込処理とするか、一方に対して他方を水平、
垂直プランキング期間にアクセスするか等の手段を採用
することができる。
以上説明したように、本発明は、キャラクタ・ディスプ
レイとグラフイツク・デイスブレイとにキャラクタリン
ターン発生器ＣＰＧを共用化し得るように設けたもので
、漢字パターンを数千種類発生させる場合、キャラクタ
・パターン発生器としては大容量のメモリを必要とする
が、キャラクタ・デイスプレイとグラフイツク・デイス
プレイとにそれぞれキャラクタ・パターン発生器を設け
る従来例に比較して著しく経済的な構成となる。
レイとグラフイツク・デイスブレイとにキャラクタリン
ターン発生器ＣＰＧを共用化し得るように設けたもので
、漢字パターンを数千種類発生させる場合、キャラクタ
・パターン発生器としては大容量のメモリを必要とする
が、キャラクタ・デイスプレイとグラフイツク・デイス
プレイとにそれぞれキャラクタ・パターン発生器を設け
る従来例に比較して著しく経済的な構成となる。
又文字パターン数の増加を要求された場合も、１個のキ
ャラクタ・パターン発生器のパターン発生機構の増設で
済むことになる。
ャラクタ・パターン発生器のパターン発生機構の増設で
済むことになる。
第１図は従来例のブロック線図、第２図は本発明の実施
例のブロック線図、第３図はキャラクタ・パターン発生
器の周辺回路の要部ブロック線図である。 ＣＰＵはプロセッサ、ＢＵＳはバス、ＭＣＴＬはドット
メモリ・コントローラ、ＤＭはドットメモリ、ＣＰＣは
キヤラクタ・パターン発生器、ＫＣＰＧは漢字パタ−ン
発生器、ＣＭはコードメモリ、ＴＶＦはテレビフオーマ
ット発生回路、ＣＲＴはブラウン管である。 第１図 第２図 第３図
例のブロック線図、第３図はキャラクタ・パターン発生
器の周辺回路の要部ブロック線図である。 ＣＰＵはプロセッサ、ＢＵＳはバス、ＭＣＴＬはドット
メモリ・コントローラ、ＤＭはドットメモリ、ＣＰＣは
キヤラクタ・パターン発生器、ＫＣＰＧは漢字パタ−ン
発生器、ＣＭはコードメモリ、ＴＶＦはテレビフオーマ
ット発生回路、ＣＲＴはブラウン管である。 第１図 第２図 第３図
Claims (1)
- １ キヤラクタ・パターン発生器からのキヤラクタ・パ
ターン又はドツトメモリからのドツトパターンにより、
キヤラクタ・デイスプレイ又はグラフイツク・デイスプ
レイを行なうデイスプレイ方式に於いて、前記キヤラク
タ・パターン発生器をキヤラクタ・デイスプレイとグラ
フイツク・デイスプレイとに共用化し得るように設け、
前記キヤラクタ・パターン発生器をコードメモリ又はド
ツトメモリ・コントローラの何れか一方からの文字コー
ドでアクセスし、前記コードメモリからのアクセスによ
り発生したキヤラクタ・パターンによりキヤラクタ・デ
イスプレイを行ない、前記ドツトメモリ・コントローラ
からのアクセスにより発生したキヤラクタ・パターンを
前記ドツトメモリに蓄積してグラフイツク・デイスプレ
イを行なうことを特徴とするデイスプレイ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55045994A JPS608511B2 (ja) | 1980-04-08 | 1980-04-08 | デイスプレイ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55045994A JPS608511B2 (ja) | 1980-04-08 | 1980-04-08 | デイスプレイ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56142587A JPS56142587A (en) | 1981-11-06 |
| JPS608511B2 true JPS608511B2 (ja) | 1985-03-04 |
Family
ID=12734663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55045994A Expired JPS608511B2 (ja) | 1980-04-08 | 1980-04-08 | デイスプレイ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608511B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100890A (ja) * | 1981-12-11 | 1983-06-15 | 富士通株式会社 | デイスプレイ装置 |
| JPS58203492A (ja) * | 1982-05-22 | 1983-11-26 | 富士通株式会社 | 文字表示制御方式 |
-
1980
- 1980-04-08 JP JP55045994A patent/JPS608511B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56142587A (en) | 1981-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU4773179A (en) | Display of images of simulated objects on a video display device | |
| JP2892176B2 (ja) | フォントメモリアクセス方式 | |
| JPS608511B2 (ja) | デイスプレイ制御方式 | |
| JPH05225331A (ja) | 画像処理方法 | |
| JPS6150318B2 (ja) | ||
| JPH0117590B2 (ja) | ||
| JPH04301886A (ja) | ディスプレイ制御回路 | |
| JPS5866991A (ja) | カ−ソル表示制御方式 | |
| JPH08314429A (ja) | 半透明色画像生成装置 | |
| JPH07123322A (ja) | 画像変換方式 | |
| JP2905485B2 (ja) | 画像処理装置 | |
| RU2022336C1 (ru) | Устройство для формирования видеосигнала | |
| JPS5967584A (ja) | 文字表示装置 | |
| JPS60158246U (ja) | ラスタ・スキヤン型表示装置 | |
| JPH036510B2 (ja) | ||
| KR970022844A (ko) | 브이오디(vod)용 그래픽 처리방법 | |
| JPS5958470A (ja) | 表示制御方式 | |
| JPS5975285A (ja) | 表示画面分割制御方式 | |
| JPS648336B2 (ja) | ||
| Reddy et al. | Computer graphics in research: Some state-of-the-art systems. | |
| JPH04284577A (ja) | Ｖｒａｍ制御方式 | |
| JPH0561955A (ja) | 表示制御方法及びその装置 | |
| JPH03192293A (ja) | マルチ画面表示方式 | |
| Rosen et al. | Computer graphics in research: Some state-of-the-art systems | |
| JPH01237143A (ja) | ハードコピー出力制御方式 |