JPS60784B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は新規な構造を有する、絶縁ゲート形電界効果半
導体装置及びその製造方法に関する。

従釆の絶縁ゲート形電界効果トランジスタ（以下ＭＳＦ
ＥＴと略称する）は、第１図に示す如く、一導電形（例
えばＰ形）の半導体単結晶基板１、及び該基板１の主表
面上に互いに離れて設けられた基板と反対の導電形を有
する高濃度領域則ちソース領域２、ドレィン領域３、こ
れら領域間に位置する半導体基板表面上に形成された、
ゲート絶縁膜４及び該ゲート絶縁膜４上に設けられたゲ
ート電極５更に前記ソース領域２、ドレィン領域３に接
続されたソース電極６、ドレィン電極７等の部分から構
成されたおり、その動作は原理的にはソース領域からド
レィン領域に流れるキャリアがＬゲース電圧によって制
御される事から成り、更に詳しく記すると、ゲート電圧
の印加によりコンデンサーの原埋から、ゲート電極直下
の半導体基板表面に移動可能なキャリアが譲起され、反
動層が形成されて、ソース領域とドレィン領域が導通し
、そのため、キャリアがソース領域から、この反動層を
通って、ドレィン領域に流れる事になる。更にこの反動
層の伝導率がゲート電圧により変調されるため、ソース
領域からドレィン領域に向うキャリアの流れが、ゲート
電圧の変化により変調される事になり、トランジスタ作
用が生じる。前記ＭＩＳＦＥＴの高周波特性の良否を決
定する条件の一つは、ソース、ドレィン間の半導体基板
表面に誘起される導電チャンネルの長さであり、このチ
ャンネルの長さが、短かし、程高周波特性は良好となる
。

しかるに高周波特性を良くするためにチャンネル長を短
か〈すればドレイン・ソース間のバイアス電圧の増加に
伴い導電チャンネル領域の空乏層の拡がりによって、ソ
ース・ドレィン間のパンチスルー現象が起りやすくなり
、しかも相互コンダクタンスのバイアス電圧による変動
が大きくなる等の難点が生じチャンネル長を余り短かく
することは、特性上から問題がある。更に上記構造を有
するＭＩＳＦＥＴの素子占有面積を小さくするためには
、電極面積を小さくする必要があるが、これは製造技術
上の制約を受けて、それ程小さくすることは出来ない。
また、従来、第６図に示すような等価回路を有し、メモ
リ素子として単体で動作することを目的とした電界効果
型半導体装置があった（ＩＢＭ）ＴｅｃｈｎｉｃａＤＢ
ｌｏＳｕｒｅ Ｂ側ｅｔｉｎ１６〔８〕，７４一１Ｐ．
２７０８〜２７０９参照）。

図において、５１はワード線、５２は基板表面に路出し
たドレィン領域、５３はゲート、５４はＮ＋ソース領域
であり、該領域５４の電極形成部は基板表面に露出され
、その下部は上記ゲート５３直下まで拡大されている。
Ｃは電荷を蓄積するコンデンサ部分であり、該コンデン
サ部分Ｃは上記Ｗソース領域５４と、Ｐ基板間の拡散容
量を用いており、この場合、拡散容量を大きくしながら
、かつ素子面積が増大するのを防止する事を目的として
、上記Ｎ十ソース領域５４は上述したようにゲート５３
直下まで拡大されている。そしてこの半導体装置のＭＩ
ＳＦＥＴとしての動作は、上記従来のＭＩＳＦＥＴと何
ら変る事なく、キャリアはゲートバイアスによって表面
に生じたチャンネル部を、基板表面のＮ＋ソース領域５
４から基板表面のドレィン領域５２に流れるものであつ
た。本発明は「上記の如き欠点を除去し高速動作が可能
で、しかも集積回路にした場合、高密度に素子の集積が
可能な新しい構造を有するＭＩＳＦＥＴを提供するもの
である。

即ち、本発明によるＭＩＳＦＥＴは第２図に示す如き構
造を有している。従来のＭＩＳＦＥＴと異なり、ソース
領域２１がゲート絶縁膜２２から距離ｄ隔てた位置に埋
め込まれて設けられている。この構造の絶縁ゲート形電
界効果トランジスタを以下ＢＳＭＩＳＦＥＴ（Ｂｕｒｉ
ｅｄＳｏｍｃｅＭｅね１ ｌｎｓｕｌａｔｏｒＳｅｍｉ
ｃｏＭＭｔｏｒＦｂｉｄＥｆｆｅｃｔＴｒａｎｓｉｓｔ
ｏｒの略称）と呼称する。この新しい構造を有する既Ｍ
ＩＳＦＥＴはソース領域がゲート絶縁膜直下の基板中に
理め込まれているため、導電チャンネルが形成されない
事から、従来のＭＩＳＦＥＴと異なる動作をする。半導
体基板が珪素Ｓｉの場合について、図によって更に詳し
く説明すると、ゲート電圧が印加されない場合のゲート
絶縁膜直下の基板内部の方向のエネルギーハンド構造は
、第３図ａに示すようになっており、ゲート電圧が印加
されると、第３図ｂに示すように変化し、ゲート電極５
直下の基板表面に空乏層２３が形成される。しかるに更
にゲート電圧を印加しても、この空乏層はほとんど基板
内部に延びることができない。この理由はドレィン領域
２４からこの空乏層にキャリアが注入されるためである
。しかるに基板に対して逆バイアスになる如くに、ドレ
ィン領域２４に電圧を印加するとドレィン領域２４から
上記空乏層へキャリアの注入がもはや行われなくなり、
ゲート電圧を更に印加すると、空乏層は基板内部に向っ
て延び、埋込みソース領域の近傍にまで達する。即ち基
板に対し逆バイアスになる如くにドレィン領域をバイア
スすることによってゲート電圧の印加により空乏層を基
板内部に深く延ばすことが可能であり、この事はＧａに
ｃｏｎｔｒｏｌｌｅｄｄｊｏｄｅの理論により、良く知
られている。上記空乏層が埋込みソース領域２１に達す
る如きに接近すると、今度はソース領域２１から、この
空乏層中にキャリアが注入されることになる。注入され
たキャリアは、ゲート電界に加速され空乏層中を走行し
、絶縁膜−基板界面に近づくと今度はドレィン電界に引
っぱられてドレィン領域２４に流れ込むことになる。こ
の場合のエネルギーバンド構造は、第３図ｅに示す如く
になっている。今までの説明で明らかな如く、ソース領
域２１から空乏層中へのキャリアの注入は、上記空乏層
が埋込みソース領域２１に接近すると、ゲート電極直下
の基板とソース領域２１の接合が実効的に順方向にバイ
アスされることになり、その結果ソース領域２１から空
乏層中にキャリアが流れることになる。このためキャリ
アの流れはゲート電圧によって制御されドレイン電圧に
よらないことから、第４図実線に示す如き立上りの早い
三極管特性が得られる。しかしながら、このようなＢＳ
ＭＩＳＦＥＴにはオフセット電圧ＶｏＦが現われている
が、これはゲート電極直下の基板の濃度ＮＡ及び埋込み
ソース領域の深さｄを適当に選べば零に近づけることが
可能であり、ＧａｔｅｃｏｎｔｒｏｌｌｅｄＤｉｏｄｅ
の理論から次式が得られている。

ここで「 ＶｏＦはオフセット電圧、ＮＡはゲート電極
直下の基板の濃度「 ｄは基板表面から埋込みソース領
域までの距離、？Ｆは上記基板のフェルミポテンシアル
である。

上記の説明で明らかな如く斑ＭＩＳＦＥＴのソース領域
からのキャリア注入機構はパンチスルーダイオードのキ
ャリアの流れと同じである。この事からＢＳＭＩＳＦＥ
Ｔは、ソース領域からのパンチスルー電流をゲート電圧
によって制御したものであり、電流はいわゆる空間電荷
制限電流となっている。更にこのＢＳＭＩＳＦＥＴでは
キャリアがゲート電界及びドレィン電界により飽和ドリ
フト速度でソースードレィン間の空乏層中を走行するた
め、走行時間は、極めて小さくなり、高速動作の可能性
を有している。更に電流は空間電荷制限電流であるため
、周囲の温度変化に影響されない特性を示す。又、従来
のＭＩＳＦＥＴに較べて、キャリアが流れている動作状
態でゲート絶縁膜直下から、ソース領域まで空乏層が延
びているため、ゲート絶縁膜の容量と空乏層の容量が直
列に結合するため、入力容量が極めて小さくなっている
。

この事から高速応答に通した素子であることが理解され
る。又、ソース領域はゲート絶縁膜直下の基板内部に埋
込まれているため、集積回路にした場合、各々の素子に
対するソース電極を形成する必要がないため、集積密度
は上がり、又、電流が基板内部を流れるため、熱伝導も
良くなり、放熱が改善される等の優れた特性を備えた素
子が可能である。第５図は上述したこの発明になるＢＳ
ＭＩＳＦＥＴの製造方法の一例を示すものである。

先ず第５，図ａに示す如くし結晶軸１ １ １、比抵抗
０．５０−弧、Ｓｂ不純物ドーブのＮ形基板３１の主表
面上に、Ｓｂ不純物を５×ｉび８ノの程度、公知の方法
で選択拡散を行なう。この領域は、最終的にＢＳＭＩＳ
ＦＥＴのソース領域３２になり、キャリアの注入源にな
ることから基板の比抵抗は、上記の値よりも更に低いこ
とが望ましく又Ｓｂ拡散の濃度も高い方がより望ましい
。

次に第５図ｂに示す如くに、上記Ｓｂ拡散領域以外の部
分に、３〜５仏程度の深さまでボロン拡散３３を行なう
。このボロン拡散は、基板濃度を相殺するに十分な濃度
を有することが望ましい。次に第５図ｃに示す如くに、
上記基板の上面に気相成長に依り、低不純物濃度のＰ形
の半導体層３４を４仏程度ェピタキシャル成長させる。
このェピタキシアル層の濃度が、低いほど前記したオフ
セット電圧ＶｏＦの値が小さくなるほか、更に斑ＭＩＳ
ＦＥＴの相互コンダクタンスを大きくするためなるべく
低濃度にする事が望ましく、本実施例では、製造技術上
の制限から約１５〜２００一伽程度にしている。以下の
工程は、従来の肌ＳＦＥＴの製造工程と大体同じになる
ため、簡単に記する。上記構造を有する半導体基板のェ
ピタキシアル層の表面に、熱酸化法により、二酸化建素
膜３５を１０００Ａ程度形成し、更にこの上に重ねて窒
化珪素膜３６を２０００Ａ程度気相成長法により彼着形
成する。次に第５図ｄに示す如く、最終的にＢＳＭＩＳ
ＦＥＴのゲートドレイン領域となり、前記埋込みソース
領域の上部に位置する所望の部分のみに前記窒化珪素膜
３６及び二酸化珪素膜３５が残る如くに、公知の方法で
パターンニングを行なう。次に第５図ｅに示す如く、上
記窒化珪素膜３６をマスクに全面にＢ十イオン３７を５
０ＫｅＶで１×１び４／彬イオン注入を行なう。この工
程は通常フィールドドーピング工程と呼ばれ、本実施例
の如き、Ｐ形の低不純物濃度の半導体層３４にＭＩＳＦ
ＥＴを作る場合、寄生チャンネル形成防止のため、特に
必要であり、本発明の如き、ゲート電極直下の空乏層を
基板内部に延ばすためには、是非とも必要な工程となっ
ている。イオン注入後、第５図ｆに示す如く、高温酸化
雰囲気中で酸化を行ないｌｒ程度の二酸化珪素３８を形
成する。この場合、上記窒化珪素膜３６は酸素イオンを
マスクするため該膜の下部には酸化膜は形成されない。
次に上記窒化珪素３６及び下の二酸化珪素膜３５を除去
後、乾燥酸素雰囲気中で酸化を行ない１０００△程度の
二酸化珪素３９を形成し、更に、この上部に気相成長法
により多結晶桂素層４０を４０００〜５０００Ａ程度彼
着形成した後第５図ｇに示す如く公知の方法でパターン
ニングを行なう。次に第５図ｈに示す如く全面にリン拡
散を行ないドレーン領域４１及びゲート電極４２を形成
する。上記工程で、埋込みソース領域３２の形成てＳｂ
拡散を用いたのはその後のェピタキシアル成長及びフィ
ールド酸化膜の形成等の高温長時間熱処理工程による不
純物の再拡散を出釆るだけ押えるためであり、Ｓｂの代
りに拡散係数の小さい兆不純物を用いてもよい。上記工
程を用いて製作した斑ＭＩＳＦＥＴの特性の１部を第４
図実線にて示すが、面積が同じＭＩＳＦＥＴの特性（第
４図点線）と比べて、三極間領域の立ち上がりが改善さ
れていることがわかる。更に、特性を良くするためには
、前記した如く、ェピタキシヤル層の不純物濃度を出来
るだけ低く、例えば１×１０１４程度にし、更に基板の
濃度を上げてソース直列抵抗を下げれば、更に立ち上が
りのよい、相互コンダクタンスの大きい、オフセット電
圧の小さい特性を有する素子が実現可能になる。

【図面の簡単な説明】

第１図のＭＩＳＦＥＴの構造を示す断面図第２図はこの
発明になるＢＳＭＩＳＦＥＴの原理構造を説明する断面
図「第３図はこの発明の動作原埋を説明するエネルギー
バンド構造図、第４図はこの発明になる斑ＭＩＳＦＥＴ
の三顧管特性図、第５図はこの発明になる茂ＭＩＳＦＥ
Ｔの製造方法の一例を示すための工程断面図「第６図は
従来のＭＩＳＦＥＴの等価回路図である。 図中同一符号は同一又は相当部分を示している。図にお
いて、３１は半導体層、３２はソース拡散層、３４はェ
ピタキシヤル層、３９はゲール絶縁膜、４１はドレィン
拡散層である。 第１図 第２図 第３図 第４図 第６図 第５図 第５図

Claims (1)

1. 【特許請求の範囲】 １ 一導電型を有する半導体基体、この基体上に設けら
   れた反対導電型の半導体層、この半導体層上の所定領域
   に設けられたゲート絶縁膜、前記半導体層表面部分に前
   記ゲート絶縁膜に接して位置した一導電型を有するドレ
   イン領域、前記半導体層中の前記ゲート絶縁膜下で、前
   記半導体層表面から所定の深さにおいて一部分にのみ埋
   設されてなる一導電型を有するソース領域を備えたこと
   を特徴とする半導体装置。 ２ 一導電型を有する半導体基体の所定表面部分にこれ
   と同一導電型を有するソース拡散層を形成する工程、前
   記半導体基体上にこれと反応導電型を有するエピタキシ
   ヤル層を形成する工程、前記エピタキシヤル層表面の前
   記ソース拡散層上に前記ソース拡散層を一部分によって
   覆うようなゲート絶縁膜を形成する工程、前記エピタキ
   シヤル層上の前記ゲート絶縁膜に接する部分にエピタキ
   シヤル層と反応導電型を有するドレイン拡散層を形成す
   る工程を備えたことを特徴とする半導体装置の製造方法
   。