JPS6075902A - 家庭電化器具 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、洗濯機の如き家庭電化器具にあって、」−−
ザが選択し１ｑる多数のプログラムの内のいずれか１つ
のプログラムに従ってＮ個の動作ステップから任意可変
数の動作ステップを選択することにより前記電化器具の
動作を制御Ｊべく配置した固体プロセッサを具えている
家庭電化器具に関するものである。

例えばマイクロブロレッ１すのような固体プロセッサに
にり制御して一連のルーチンを実行する器具に生じ得る
１つの問題点は、プログラムの実行中におけるプロセッ
サへの電源のいずれもの不良にＪ：ってプロセッサのデ
ータが破壊してしまい、このためにプログラムの進行に
係わる情報が失われてしまうと云う点にある。このこと
は、電源が復１１」シた場合にプログラムを初めから再
開する必要があることを意味し、これがため幾つかのプ
ログラムステップが不必要に繰り返えされることになる
。このような問題を克服するために、電源不良検出器及
びデータ救汎用記憶装置を設け、電源の不良が検出され
た場合及びぞのような場合にだけプログラムの次期続行
に必要なデータをずぺＣ上記データ救済記憶装置に迅速
に転送して、それに記憶させるようにすることは英国特
許第１．５２９、６９１号明細書から既知である。この
ようにＪれば、電源が例えば数秒のような短期間内に復
Ｉ日り一る場合には、電源不良が生じた点からプログラ
ムを継続させることがＣ′きる。上記データ救済記憶装
置への給電は、器具の動作中に９１゛線電源から取出さ
れる電源により充電されるコンデンサにより（行なって
いる。このことは、−助救消記憶装置内のデータをプロ
セッサによってづぺ（読取って、記憶し得るようにする
ためには上記コンデンサーの放電時定数以内に電源を復
旧さける必要があることを意味している。上記英国特許
の装置の目的は、特に管理者のいない器具の動作中にｄ
ハブる電源の一時的な不良に対し適当に調整して、電源
の中断後プロセッサからプログラムのディテール及びス
テータスワードが失われてもプログラムを電源の中断し
た所から継続し得るようにすることにある。

電源が斯かる一時的な期間内に復旧しない場合には、電
源がやがて復旧した際にプログラムは初めｈ日ら開始さ
れる。

しかし、マイクロプロセッサの如ぎ固体プロセッサは、
苛酷な環境下ではそれに記憶したデータが、電圧スパイ
クや、静電的なものの如き妨害及びモータや、ソレノイ
ドや、電磁リレーの如き誘導的負荷のスイッチングによ
る如き種々の形態の妨害によっＣ劣化（変造）され得る
と云う悪影響を受ける。例えば、プログラムカウンタへ
の斯様なデータの劣化はプログラムの動作を不正確にす
る。従って、データを直ちに救済しなければならないよ
うな電源への上述したような妨害によってもそのデータ
の救済作動以前又はその最中にそのデータが劣化されて
しまうことがある。電源に及ぼす妨害現象は、電源が′
ａ断される瞬時にその電源が誘導装置に給電しでいる場
合に特に厳しいものとなり得る。この場合には本来の妨
害現象によってデータの劣化が生じ得ると共に、誘導回
路を外すことにより生ずる大ぎな電圧スパイクによって
もデータの劣化が生ずる。

斯様なデータ劣化は、プＩＩ　ｔツザのランダム・アク
セス・メモリ（ＲＡＭ）、プログラムカウンタ等に記憶
されたデータが劣化するし、プロセラ１すは依然実ｑｉ
　Ｌ／　ｑｒする稈ｔｉｔのしのである。これがため、
プロセッサは不正確なプログラムを実行することになり
、従って大きな１（１害をまねくことになる。

本発明の目的は少なくど゛ｂデータ劣化の＋４能性を低
減させ、従ってその悪影響をなくづことにある。誘導性
装置を含む、衣類洗濯機又は１１１１洗い機における如
き極めて苛酷な環境下では、マイクロプロセッサがロッ
ク−アラＩ−７すること、ＵＪＪら゛′リリレ１〜″入
力端子を含むマイクロプロセッサのいずれの制御入力端
子にお番）る信号によってもマイクロプロセッサの状態
が変化し得なくなるようなことが有りることを確めた。

従って、マイクロプロセッサに含まれるデータは勿論回
復できない程に失われるが、それ以上に重大なことは、
（ロック−アウトの瞬時に実行されているプログラムの
ステップに応じて）、プログラムを継続させるプロはツ
ザの無能によって、例えば給水弁が閉じていなかったり
、又はそのような場合に加熱素子がスイッチ・オフされ
ていないことにより大規模な損傷をまねくことになるど
云うことである。本発明の仙の目的はブロレッ１ノーが
［」ツク−アク１−する場合における斯様な損傷の可能
性をなくすことにある。

本発明は、ユーザが選択し得る多数のプログラムの内の
いずれか１つのプログラムに従ってＮ個の動作ステップ
の内から任意可変数の動作ステップを選択することによ
り家庭電化器具の動作を制御°リベく配置した固体プロ
セッサと；持久記憶装置と；選択したプログラムを識別
するデータを前記いずれもの動作ステップの処理以前に
葡記記憶Ｓ装置に書込むと共に、前記各動作ステップの
処理期間中に、既に処理した最終動作ステップを識別す
るデータを前記記憶装置に書込む書込み手段と前記記憶
装置に書込まれた内容を読取るべく配置され、前記プロ
セッサへの電源の切断及びその後の電源再接続に際し、
前記記ｇ３装置の読取った内容により、プログラムが前
記電源の切断瞬時に未だ完了されていない場合にはその
ブ［１グラムを前記プロセッサが継続し得るようにする
読取り手段と；前記プロセッサか止（１イ「に機能して
いる間だけクロック信号を発生Ｕしめる仁号光牛手段と
；前記りＵツク信号のり１」ツク周期よりし少なくとも
長い期間前記クロック信号が現われない場合に、スイッ
チを切断して前記電源を前記ブロレッナに再接続する調
時手段；とを貝え（いることをＱｈ徴とりる家庭電化器
具にある。

斯種の家庭電化器具にとっては、９？線電源が故障した
場合には如何なる行動も採れないから、幹線の不良検出
器が不要となることは明らかである。

これによりシステムの複維性が低減すると共にコストも
有効に低下する。

持久記憶装置は幹線電源により維持充電される小型の再
充電自在の蓄電池によって給電される慣例の極めて安価
なＲＡＭとすることができる。斯様な持久記憶装置への
プログラム情報のロードは、いずれもの動作ステップを
処理する以前に、従ってモータや電磁弁をスイッチ・オ
ンする如きデータ劣化をまねく事象が生ずる前に行なう
。これがため、記憶装置におけるプログラムデータが劣
化する可能性は最小となる。

プログラムステップの進行状況も持久記憶装置に保持さ
れるため、この記憶装置は各プログラムステップにて極
め−Ｃ短期間の間にアクレスされるだ【プであり、この
アクヒス期間は周辺器機のスイップーングが行われない
時に生ずるようにする。従って、プログラムステップに
係わるデータはこれらの短期間に実質上わずかに劣化さ
れるだけであり、このようなデータ劣下の可能性はいず
れにせよ殆ど低減される。後述するように、本発明によ
れば斯様な劣化でさえも無害とすることができる。

持久記憶装置はプロセッサに対する十分な情報を含んで
おり、新規のプログラムを開始させることができるため
、］゛ロロセツ目ツクーアウトしたら、斯様な便宜を利
用し゛Ｃ１以前のプ１」ダラムが電源の切断により中断
された個所からそのプログラムを再生゛りる。プロセッ
サがロック−アク１〜する場合にはクロック信号がなく
なり、これによりプロセッサへの給電が短期間中断され
る。これによりプロセッサのロツク−アク１〜がクリヤ
され、記憶装置の内容によってプログラムをそれがロッ
ク−アウトにより停止した個所から続行させることがＣ
きる。

本発明の好適例によれば、前記記憶装置にはＮ個の各動
作ステップに対するそれぞれの記憶位置を設け、かつ、
いずれもの動作ステップを処理する以前に前記各記憶位
置に所定の各データ値をＵ−ドさせるど共に各関連する
動作ステップが逐次処理される度毎に前記各データ値を
変更させる手段を設けるようにする。

従って、Ｎ個の各記憶位置には既知のデータがロードさ
れ、これはいずれもの動作ステップの賄行により斯かる
データの劣化をまねく以前に行われる。各動作ステップ
が実行される度毎にデータは変更されるが、各後続する
ステップにおりる元来のデータはそのままである。電源
が復旧される場合に必要なことは、上記各記憶位置を捜
索して、元のデータがどのステップに残存しているかを
確めることにある。どこかのステップに元のデータが残
っている場合には、そのステップはプロセッサへの給電
が中断される以前には処理されでおらず、従ってプログ
ラムをそのステップにて再開さびることができる。各記
憶位置における所定のデータ値はＮ個のすべての記憶位
置に対して同じとすることができるが、データは各記憶
位置の各アドレスとするのが好適Ｃある。

好ましくは各記憶位置におりるデータを、対応づる動作
ステップが処理される際に他の値に明瞭に変更させるが
、これは器具の動作には何隻影響を及ぼさない。その理
由は、どのステップでも元のデータの発見に応答する作
用しか行われないからである。従って、データが劣イｅ
され、又そのデータが変化し一〇も何隻問題にはならな
い。

以下図面につき本発明を説明する。

第１図はマイクロプロセッサを具えている家庭電化器具
制御装置の一例を示ずブロック線図である。この第１図
にａ３４プるマイク１１ブ１ニルツリ１は、例えば１〜
ランジスタのようなスイッチ３を経て直流給電端子２か
ら給電される。マイク１ブ１」セッサ１に対づる入力指
令は制御パネル５からバス４を介しで供給され、マイク
ロブロレッ１す１の制御出力はバス７を介して制御づ−
へさ′！Ａ置（被制御ｐｓ置）６に供給される。

被制御袋＠６は例えば洗濯機のようなものとづることか
Ｃき、この洗濯機の制御パネル５は多数の押ボタンを具
え（Ｊ５す、これらのボタンにＪ：ってユーザは幾つか
ある主要ブ［１グラムの内の成る特定の主要プログラム
を選択し、かつその選択した主要プログラムにおりる予
備洗い、冷水洗い及び減速回転の如きオブシ」ン（随意
選択）操作も決定する。制御パネル５には司祝表示器も
設番ノで、これにより例えば選択プログラムに対する適
切なオプション操作や、プログラムの進行や、不良運転
を表示ざＵることができる。これらの奢幾能をさゼるた
めの情報はマイクロプロセッサ１からバス８を介して供
給することがて”きる。しかし、制御パネル５及び被制
御装置６の特定配置は本発明の要部とする所ではなく、
これについての詳細な説明は省略する。

マイクロプロセッサ１はランダムアクセスメモリ（ＲＡ
Ｍ）１１の如き持久記憶装置への書込み出力端子９とＲ
ＡＭ１１からの読取り入力端子１２とを有しており、上
記ＲＡＭ１１には直流電源１３を設（プる。

マイクロプロセッサ１から出力される規則的な循環“″
リフレッシュ″クロック信号はリート線１５を介し−Ｃ
第１単安定マルチバイブレーク（ワン−ショットマルチ
バイブレータ）１４に供給される。

第１単安定マルチバイブレータ１４の出力端子はリード
線１７を介して第２単安定マルチパイブレーク１６の入
力端子に接続される。この第２単安定マルヂバイブレー
ク１６の出力は制御回路１８を介してスイッチ３のＡン
／Ａフ状態、従ってマイクロプロセッサ１への給電を制
御リ−る。通常の動作状態Ｃはスイッチ３は第２単安定
マルチバイブレータ１６と制御回路１８によってオン（
導通）状態に保持される。

つぎ゛に第１図に示しｌこ回路の動作をダ１２．３及び
４図につき説明する。

第３及び４図の流れ図にお（プる４％々のボックスはそ
れぞれつぎのような意味を有している。

第　３　図 ３００−スタート ３０１−プログラム選１１ぐ ３０２−プログラムを選択したか？ ３０３−実行ボタンを押したか？ ３０４−　ＲＡ　Ｍに記１０位じ番号（１〜７２）及び
ステータスワードを１〕−ドする ３０５−ステップを必要とするか′２ ３０６−主要プログラム実イｊ ３０Ｌ−ＲＡ　Ｍのステップをクリ１７′８Ｉる３０８
−スデツブ力つンタを増分する ３０９−７２個のステップが処理されｌこ′／Ｊ）？３
１〇−終了ルーチン 第４図 ４００−リセット ４０１−データ劣化に対しＲＡＭ１１をテストする ４０２−デストクリヤ？ ４０３−　Ｎを１にセットする ４０４−　ＲＡＭ１１の記憶位置゛Ｎ　＋＋を読取る。

４０５−読取りデーター○？ ４（）６−読取りデーターＮ？ ／１０７−　Ｎを増分 ４０８−　Ｎが７２より大きいか？ ４０９−プログラム選択へジャンプ ４１０−主波プログラムステップカウンタをＮにセット
する ４１１−ステータスワード読取り兼記憶４１２−主要プ
ログラムへ戻す ４１３−　ＲＡ　Ｍ　１１にリ−へての′０″を書込む
４ｔ４−　ＲＡ　Ｍを読取る ４１５−すべてのＩＩ　ＯＩＩが読取られたか？４１６
−不良ルーチン ４１７−すべての＋＋　１　＋＋をＲＡＭに出込む４１
８−　ＲＡ　Ｍを読取る ４１９−すべての１°′が読取られたか？４２０−　Ｒ
Ａ　Ｍテストコードを（ｌ−ドする先ず、選択可能なプ
ログラム及びＡブションの内の任意のものは、マイクロ
ブ［ｊセッサの読取り専用記＠、装置（ＲＯＭ　）部分
に保持されたＮ−７２の基本ステップルーチンから選択
ＪることによりマイクロブロレツサにＪ、り実１１さぜ
ることができるものとする。従゛つて、主要ブしｉグラ
ムは総１１７２個の動作ステップに用込まれる。各ス゛
アップが完了する毎にステップカウンタが１だり増分さ
れ、ルッ、クーアップテーブルを参照すること【こより
、特定の選択したプログラムに対しつぎのステップが必
要か否かを（イ「めるチェックをＪる。つぎのステップ
が必要でない場合にはステップカウンタをさらに増分さ
°ｔ！’　Ｔ再びチェックをｔｊなう。ブト１グフム【
よステップ７２の後に終ｒりる。ＲＡＭＩＩは７２個の
対応する記憶位置１〜７２（第２図）を右している。さ
らに、ＲＡＭＴｌはプログラムステータスワード用の２
個の別の記憶位置８０．８１と、ＲＡＭテスト領域とし
て指定される別の３２個の記憶位置９６〜１２７どをイ
ラしている。ステータスワードは制御パネル５にてユー
ザが選択した特定プログラム及びオプションのディテー
ルを識別する。アドレス９６〜１２７には例えばＯと１
が交互するようなデスト］−ドをロードさせる。

第３図を参照するに、ユーザは先ず家庭電化器具をスイ
ッチ・オンし、プログラム及びオプションを選択する。

スターｊ〜−ノアツブに当つ−Ｃは、スタート−アップ
ル−チンによりプログラムが選択されたことをチェック
し、ついでコ−−ＩＪ”が“実行ボタンを操作してプロ
グラムの実行を開始させるために待機する。これが行わ
れると、ＲＡＭの各記憶位置１〜７２にはそれぞれの記
憶位置（アドレス）番号がロードされ、かつ記憶位置８
０及び８１に（よブ［１グラムスデータスワードがロー
ドされる。

ついでプロセッサはルック−アップテーブル（例えば内
部読取り専用メモリ）どの対照チェックを行なって、第
１動作ステップがギ要プログラムに必要か否かを確める
。第１動作ステップが必要（ＹＥＳ）である場合には、
このステップが主要プログラムにａ３いて実ｉ′ｊされ
、１くΔＭの第１記憶位置（１）が０にクリヤされる。

第１動作ステップが必要でない（Ｎｏ）場合には、その
第１動作ステップ１は主要プ［ｊグラムに含まれないＣ
記憶位置１はクリヤされる。ついでステップカウンタは
増分され、動作過程は毎回１スブツブづつ繰返えされ、
７２個のステップリーベＣが完Ｊ′りるまぐ繰返えされ
、この７２番目のステップが完了する際にこのルーチン
が終了する。

給電や？線の遮断又は他の妨害が起らなかった場合には
、このルーチン全体の終了時においてｌでＡＭｌｌにお
（プる７２個のステップ記憶位置をすべてゼロにクリヤ
する必要がある。

初期のパワーアップ過程では第４薗に示づスクートーア
ップルーチンを実行覆る。先ずはＲＡＭ１１の記憶位＠
９６〜１２７に記憶させたテストコードをチェックする
ことによりデータ劣化があるか否かについてＲＡ　Ｍ　
１１をテス］〜づ−る。データ劣化は、例えば低電圧、
電源の瞬時的な遮断によるか、又は電圧スパイクによる
妨害によって生じたりする。

上記チェックは簡単な相関法によるか、又はテストコー
ドがＯと１が交互しているものであるかどうかを点検す
るシーケンステストによって行なうことができる。すべ
て′１″′から成るコードの如き他のデストコードも同
様に良好に使用することができ、この場合には相関器を
単にＡＮＤゲートとすることができることは明らかであ
る。しかし、デストコードは“０″及び１″の双方を有
するものとするのが好適である。テストにＪ、リテスト
］−ドの劣化が明らかになった場合には、さらにテスト
を行なって、テストコード記憶位四に１個以上のチェッ
クコードをロードさせ、ついでチェック−１−ドを読取
って、これらのチェックコードが正しくロードされてい
るか否かを確めるようにする。例えば、すべて″“ＯＩ
Ｉであるコードをデスト領域記憶位置に書込み、ついで
これらの書込みコードをＲＡＭから読取ることができる
。正しいすべて“Ｏ′′であるコードが読取られる場合
には、すべ−Ｃ′１″であるコードを９４込み、この＝
１−ドも満足に読取られる場合には、１＜ΔＭに永続的
な故障は存在しないものと想定・され、スター１〜−−
アッププログラムは第３図に示したブ［］ググラ選択段
へとジャンプ（リ−１〜Ａ　＞−！Ｊる。従つ（，１で
ΔＭにおいて劣化されたデストコードが見出された場合
には、主要プログラムが給電幹線の不良の有無に無関係
に最初から開始される。１ぞの理由は、ｆ＜　Ａ　Ｍテ
ストコードが劣化された場合には、プロセッサのデータ
ら劣化された可能性があるからＣ′ある。これがため、
新たなブＬ１グフムは初めから開始づる方が安仝ぐある
。１ずへで１″であるコードを読取る」段にｄ３ける結
果が”　Ｙ　Ｅ　Ｓ　”である場合に、スタート−アッ
プル−チンをＩＮを１にセラ１−する」段へ戻りように
することも−Ｃさる。

すべてＩＩ　ＯＩＩ及びすべて１″のコードが満足に読
出されない場合には、ＲＡＭが固有の故障をイＪしてａ
３す、誤まったルーチンが作動覆ることになる。このル
ーチンは一般に可聴及び／又は可視警報を発生し、それ
以降被制御装置が作動するのを阻止する。

ＲＡＭは、いずれもの主要プロゲラｌ＼ステップが実行
される以前にテストされて、データが［１−ドされるも
のであることは明らかである。その理由は、ＲＡＭに記
憶されるデータはこの場合、例えば電磁リレー、ポンプ
またはモータのスイッチングオン又はオフによって殆ど
劣化されないからひある。

［くΔＭ劣化テストに支障がない場合には、つぎにＲＡ
ＭＩＩの７２個の各記憶位置に記憶されたデータを、最
初記憶位置１にレッ１−されるローカルＮ−カウンタに
にっＣ逐次テス１へする。

先のプログラムが満足に実行された場合には、各記憶位
置１〜７２に記憶されるデータは、各記憶位置が主要プ
ログラムの実行中逐次ゼロにクリヤされるからゼ［１と
なる。しかし、先のプログラムの実行中におけるいずれ
かのステップの最中に幹線不良があった場合には、ぞの
不１８辺が４１す”る以前のＲＡＭ記憶位置はゼロとな
っているも、それに接続するＲＡＭ記憶位置はそれぞれ
のアドレスを含んでいる。この状態を第２図に示す。こ
の第２図に−３いて、ステップト１１は先のプログラム
にＪ′３いて満足に実行されたものとり−る。しかし、
各記憶位置５〜７２におりるデータはそれぞれのアドレ
スに対応したままＣあり、このことはこれらのステップ
が幹線不良の生した後のものであり、これらのステップ
は先のプログラムにて未だ実行されなかったことを示し
くいる。記ＩＱ　ｉ：を置４に８３Ｇ）るデータは何等
かの理由により劣化され（いるが、斯様な劣化はその記
憶位置がアドレス指定される（即ち、ゼロにクリＡ７さ
れる。）間にしか起らないから、対応するブコ」グラｌ
＼・ステップは満足に完了されたものと想定される。

再び第４図を参照するに、Ｎ−カウンタをＮ＝１にセッ
トすると、記憶位置１が読取られる。この記憶位置にお
【プる０（第２図）は、このスフ゛ツブが先のプログラ
ムで実行されたことを示す。これがため、カウンタはＮ
＝２に増分され、Ｎは７２以下であるから、つぎの記憶
位置２が読取られ、以下順次各記憶位置が読取られる。

このプロレスはステップＮ＝４に達するまで繰り返えさ
れる。

この記憶位置４におけるｆ−夕（１３）はＮ（即ち／１
）でもなければ、Ｏでもないためこのデータは誤りデー
タである。この誤りは例えば先のプログラム中にステッ
プ４が実行された際に記憶位置４をゼロにクリヤする最
中の給電幹線の不良又は妨害によって生じたものである
。この読取りデータがＯぐもなければ、Ｎでもないため
、このデータは無視して、Ｎ−カウンタをステップＮ＝
５に増分さける。

記憶位置５にｄ３りるデータはＮ＝５のままであり、こ
のデ゛−タ【よ先のプログラム期間中にゼロにクリヤさ
れていないから、先の実行過程（・未だ実行されていな
い最初のステップはこのステップ５どなる。そこで、ブ
ロレッサにおける主要ブ１」グラムステップカウンタが
５にヒラ１〜され、ついでステータスワードが読取られ
てＲＡＭに記憶され、ルーチンは主要プログラム（第３
図）に転送（リード線Ｂ）され、ついでこのステップが
必要か否かがこのルーチンにて決定される。このように
して、幹線不良が生じた際の初期のプログラムがユーザ
の注意を必要どけずに自動的に完了される。

動作を要約するに、持久記憶装置は実行すべき必要なプ
ログラム情報のマツプを含んで’Ｊ３す、各記憶段はｌ
ｊＪ作スデステップ了時にクリヤされる。

初期のパワーアップ段の期間中にメ′〔りが先の電源中
断に対しＣ読取られ、中断があった場合、プログラムは
電源の中断によりブ１１グフムが停止した所から継続す
べく　Ｆｊ生される。

給電幹線が中断する際に１＜ΔＭｌｌに記憶さＵ（ある
情報を維持するために、１犬へＭ１１にはそれ固イｊの
直流電源１３を設ける。この直流電源１３は例えば幹線
給電端子２から充電される蓄槓容吊値の、島いコンデン
リーとりるか、又は例えば給電端子２から維持充電され
る再充電可能の蓄電池とす゛ることができる。ＲＡＭ１
１にて消費される゛直流は極めて小さいため、蓄電池の
蓄相容Ｇは比較的低くり゛ることができる。特定例では
マイクロブロレツサ１としてＰ　ｈｉ　Ｉ　ｉｐｓ’Ｔ
’　Ｖｉｌｅ　Ｍ　Ａ　Ｂ　８４００Ｂを、ＲＡＭ１１
どしＵ　Ｐ　１１ｉ１ｉｐｓ’Ｔ　ｙｐａ　Ｐ　ＣＤ　
８５７１を用いた。

なお、本例ではＲＡＭにおける動作ステップ記憶位置に
それらの固有のアドレスワードを予じめ１」−ドさじ、
ついで各ステップが実行される度毎にそれらのアドレス
ワードをクリＡ７さしたが、アドレスワード以外の他の
データを使用することもできることは勿論である。いず
れにけよ必要なことは、ＲＡＭの各記憶位置には最初に
予じめ定めたデータを小首にロードさせ、各ステップが
実行される度毎にそのデータを変えるＪ：うにすること
Ｃある。

」、−ザが電化器具の運転中にプログラムの変更を望み
、その器具をスイッチ・オフして現存するプログラムの
キレンヒルを望む場合には、やがてその器具をスイッチ
・オンさせ、実行ボタンを操作りるど、ブ［ｌグラムは
先のプログラムが終了したステップから自動的に開始す
るようになる。これはプログラムの実行中に例えば回転
乾燥時間を変えるような、つぎの動作ステップの変更を
−Ｌ　−ザが望むような通常のあらゆる場合にとつＣ申
し分のないことである。また、ユーリ゛は成るブ【」グ
ラムを選択し、そのプログラムを聞９ｆｔ　シ’Ｃから
例えば予備選択ステップを加えるＪ、うな別のプログラ
ムを要求するようにすることができる。このにうに覆る
にはユーザ操作拡張ルーチンを設（〕、このルルーノに
てＲＡＭ１１におりるテストコード記憶位置以外のＲＡ
Ｍの内容をクリ＼ｌさＵることがＣきる。これは例えば
プログツム取消しボタンを設け、このボタンを一ノーー
ザが操作りると、［くΔＭをクリ１７−ＩＪるにうにし
Ｕ　ｔ”＋なうことがＣ゛する。実行ボタン以外にブＵ
ゲノム取消１．小タンを設Ｅ）る必要性をなくずＩＪめ
に、実行ボタンは一１記両目的に使用し得るようにする
のが好適である。従・〕゛（、例えばプロセッサか、或
いは別にタイマを用いて、実ｉ′ｊボタンが例えば５秒
よりり、υい１１．１間か、又ｔよそれより長い時間作
動りるかどうかを検出りることができる。実行ボタンが
５秒以上押され続【）る場合にはＲＡＭクリヤルーチン
が開始される。

第１図につき前述したように、プロセッサ１は作動中リ
ード線１５に連続的なリフレッシュパルス列を供給する
。初期のパワーアップ過程では、これらのリフレッシュ
パルスの最初のパルスが第１単安定マルチバイブレータ
１４をその調時″レリース″期間（口ｍｅｄ　ｒｅｌｅ
ａｓｅ　ｐｅｒｉｏｄ）の初めにけツ１〜づ−る。この
レリース期間はリフレッシュ信号の周期（例えば１０ｍ
５　）よりも逼かに長く（例えば１００ｍ５　）するた
め、この単安定マルチバイブレータ１４はリフレッシュ
信号が存在する限りレリース（復旧）できない。プロセ
ッサが前述したロック−アップ状態の如き何宿−かの理
由で作動を停止りる場合には、リフレッシュパルスがな
くなるため、単安定マルチバイブレーク１４はその調時
レリース期間の終了時にレリースし−Ｃ１第２単安定マ
ルチバイブレータ１６の動作を１−リガリ−る。この第
２単安定マルチバイブレータは調時期間（例えば１００
ｍ５　）の間スイッチ３をスイッチ・オフづ−るため、
この短期間の間はプロセッサ１への給電がカット・オフ
される。上述したように、プロセッサへの給電が取外さ
れるど、このプロセッサば［１ツク−アップ状態からレ
リースさ゛れる。グ１」レツザに一時的に記憶させたプ
［］グラムデータが失われると、通常はプログラムを初
めから再び開始させる必要がある。しかし、本発明の場
合には先のプログラムでプロセッサがロック−ノアツブ
した動作ステップが実際上ＲＡＭ１１に記憶され、しか
も上述したようにプログラムは、」−−リ゛を介在さけ
る必要なく、そのプログラムが未だ実行されＣいない所
から再び自動的に開始される。

プロセッサそのものは、主要プ「」ダラムが停」１して
も、リフレッシュパルスを供給し続りるように局部ルー
プにてロックさけることができる。このようにする場合
には勿論電源（Ｊ上ｊホしたようにプロセッサからは外
Ｕなくなる。このような問題はプログラムサイクルの継
続期間に応じて、リフレッシュパルスを供給づることに
Ｊ、り簡１１ｉに克服りることがぐきる。従って、例え
ば各プログラムサイクルの初めに１個のパルスを発生さ
１１かつ各プログラムサイクル毎にパルスを補足するよ
うにすることができる。これにより、プログラムサイク
ルが継続づる限りｉ、ｏ、１．ｏ、ｉ、・・・・・・等
のパルス列が発生η−るようになる。各プログラムサイ
クルの開始時点から相当紅過した時点（例えばそのサイ
クルの半分以上過ぎた点）では、前記パルス列のパルス
によってフラグを絶えずセラｌ−ｔ、たり、リレン１〜
したりすることができる。このフラグ信号は一連のパル
スから成り、これらのパルスはプロレフ１ノが局部ルー
プに′Ｃロックされる場合になくなる。これがため、上
記一連のパルスは第１単安定マルヂバイブレータ１４へ
のリフレッシュパルスとして用いることができ、これに
より局部ロックアツプの場合にプロしツサへの給電は自
動的に停止される。

前述しＩＣ例ではＮの値を７２に選定したが、この値は
関連する電化器具の特定要求事項に応じて他の任意の数
値とし得ることは勿論である。

【図面の簡単な説明】

第１図はマイクロゾロセラ１ノを具えている家庭電化器
具制御装置の一例を示すブロック図；第２図は第１図に
示した制御装置に用いられる持久記憶装置の記憶割当Ｃ
図； 第３図は主要プログラムの手順を承り流れ図；第４図は
スター１−一アツブブ１−１グラムのルーチンを示す流
れ図である。 １・・・マイクロプロセッサ ２・・・直流給電端子　３・・・スイッチ４・・・バス
　５・・・制御パネル ６・・・被制御装置　７，８・・・バス１１・・・ラン
ダムアクはメモリ １３・・・直流電源 １４・・・第１単安定マルチバイブレータ１６・・・第
２単安定マルチハイブレーク１８・・・制御回路。

Claims (1)

1. 【特許請求の範囲】 １、」−−ザがｉＨ択し得る多数のプログラムの内のい
   ずれか１つのプログラムに従ってＮ個の動作ステップの
   内から任意可変数の動作ステップを選択することにより
   家庭電化器具の動作を制御すべく配置した固体プロセッ
   サと；持久記憶装置と；選択したプログラムを識別する
   データを前記いずれもの動作ステップの処理以前に前記
   記憶装置に書込むと共に、前記各動作ステップの処理期
   間中に、既に処理した最終動作ステップを識別するデー
   タを前記記憶装置に書込む書込み手段ど：前記記憶装置
   に書込まれた内容を読取るべく配置され、前記プロセッ
   サへの電源の切断及びその後の電源再接続に際し、前記
   記憶装置の読取った内容により、プログラムが前記電源
   の切断瞬時に末だ完了されていない場合にはそのプログ
   ラムを前記プロセッサが継続し得るようにする読取り手
   段と；前゛記ブロセッザが正確に機能している間だけク
   ロック信号を発生せしめる信号発生手段と：前記りＬ１
   ツク信号のクロック周期よりも少なくとも長い期間前記
   クロック信号が現われない場合に、スイッチを切断して
   前記電源を前記プロセッサに再接続する調時手段；どを
   具えていることを特徴とする家庭電化器具。 ２、特許請求の範囲１記載の家庭電化器具にｄ３いて、
   前記記憶装置にはＮ個の各動作ステップに対するそれぞ
   れの記憶位置を設け、かつ、いずれもの動作ステップを
   処理り−る以前に前記各記憶位置に所定の各データ値を
   ＩＩ−ドさせると共に各関連リ−る動作ステップが逐次
   処理される度毎に前記各データ値を変更さける手段を設
   けたことを特徴とする家庭電化器具。 ３、特許請求の１ＩＩｉ！囲２記載の家庭電化器具にａ
   ３いて、前記各記憶位置におりる各データ値を各記憶位
   置のアドレスどしたこと４特徴どづる家庭電化器具。 ４、特許請求の範囲３記載の家庭電化器具において、前
   記各動作ステップが処理される度毎に前記データ値が変
   わるようにしたことを特徴とする家庭電化器具。