JPH01298420A - 情報処理装置のパワーオフ方式 - Google Patents

情報処理装置のパワーオフ方式

Info

Publication number
JPH01298420A
JPH01298420A JP63129514A JP12951488A JPH01298420A JP H01298420 A JPH01298420 A JP H01298420A JP 63129514 A JP63129514 A JP 63129514A JP 12951488 A JP12951488 A JP 12951488A JP H01298420 A JPH01298420 A JP H01298420A
Authority
JP
Japan
Prior art keywords
turned
power
processing unit
power supply
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63129514A
Other languages
English (en)
Inventor
Shigeya Kojima
小嶋 滋弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63129514A priority Critical patent/JPH01298420A/ja
Publication of JPH01298420A publication Critical patent/JPH01298420A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、情報処理装置のパワーオフ制御に間するも
のである。
[従来の技術] 第3図は従来の情報処理装置のパワーオフ方式の構成を
示すブロック図である。図において、lは中央処理装置
、2は外部記憶装置、3は電源装置、4は電源装置3の
オン・オフ(ON・0FF)を制御するパワースイッチ
である。
次に、上記従来の情報処理装置のパワーオフ方式の動作
について説明する。パワースイッチ4をオン・オフする
ことにより電源装置3がオンφオフ制御され、電源装置
3から中央処理装置l及び外部記憶装置2へ電力を供給
したり又は停止したりする。
[発明が解決しようとする課題] 従来の情報処理HHのパワーオフ方式は以上のように構
成されているので、パワースイッチ40オン・オフ操作
のみにより、電源装置3から中央処理装置l及び外部記
憶装置2への電力の供給・停止が制御されていた。その
ために、中央処理装置lが動作中又は外部記憶装置2を
アクセス中に不注意や誤操作によりパワースイッチ4が
オフされる時は、外部記憶装置2のデータが破壊されて
しまうという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、中央処理装置が処理の実行中では、システム
ストップさせて実行中ステータスがオフしてから電i原
![7のパワースイッチをパワーオフする情報処理装置
のパワーオフ方式を得ることを目的とする。
また、この発明の別の発明は、中央処理装置が処理の実
行中の場合には、電源装置からの電力供給の停止が起こ
らない情報処理Heのパワーオフ方式を得ることを目的
とする。
[課題を解決するための手段] この発明に係る情報処理装置のパワーオフ方式は、中央
処理装置が処理の実行中、電源装置のパワースイッチを
オフした場合に、システムストップさせて実行中スター
タスをオフした後、電源装置から中央処理装置への電力
供給を停止するようにしたものである。
また、この発明の別の発明に係る情報処理装置のパワー
オフ方式は、中央処理装置が処理の実行中、その実行中
信号を検出し、電源装置のパワースイッチをオフした場
合に、実行中信号がオフして実行中ステータスがオフし
た時、電源装置から中央処理装置への電力供給を停止す
るようにしたものである。
[作用コ この発明における情報処理装置のパワーオフ方式は、電
源装置のパワースイッチをオフすることにより、いった
ん中央処理装置へストップ信号を起動し、中央処理装置
の動作を停止させ、外部記憶装置へのアクセスを停止さ
せて実行中ステータスをオフした後、電源装置からの電
力供給を停止する。
また、この発明の別の発明における情報処理装置のパワ
ーオ)方式は、中央処理装置が処理の実行中にその実行
中信号を検出することにより、電源装置のパワースイッ
チがオフされた場合、実行中信号がオフして実行中ステ
ータスがオフした時、電源装置からの電力供給を停止す
る。
[実施例コ 第1図はこの発明の一実施例である情報処理装置のパワ
ーオフ方式の構成を示す図である。図において、1は中
央処理装置、2は外部記憶装置、3は電源装置、4はパ
ワースイッチ、5aは中央処理装置1の実行中ステータ
スを検知し、実行中はオンし続けるリレーコイル、5b
はリレーコイル5aによりオン・オフされるリレースイ
ッチ、6はストップ起動スイッチである。
次に、上記この発明の一実施例である情報処理装置のパ
ワーオフ方式の動作について説明する。
パワースイッチ4をオンすると電源装置3がオンし、電
源装置3より中央処理装置1が外部記憶装置2へ電力を
供給する。中央処理装置lは電力が供給されていない場
合は処理の実行中ではないので、リレーコイル5aはオ
フされリレースイッチ5bもオフされている。中央処理
装置lに電力が供給され、処理を実行する実行中ステー
タスになると、リレーコイル5aがオンしてリレースイ
ッチ5bがオンする。
中央処理装置lが動作中又は外部記憶装置2をアクセス
中に、不注意や誤操作によりパワースイッチ4をオフし
ても、リレースイッチ5bがオンしているので電源装置
3はオフされない、しかるに、パワースイッチ4をオフ
すると、このパワースイッチ4はストップ起動スイッチ
6と同じ働きをして、中央処理装置1に対しストップ起
動を行ってシステムストップさせ、外部記憶装置2への
アクセスを停止させる。上記のシステムストップになる
と、実行中ステータスがオフしリレーコイル5aがオフ
してリレースイッチ5bがオフするので、電;原装置3
がオフし中央処理装置1への電力供給を停止する。
第2図はこの発明の別の発明の一実施例である情報処理
装置のパワーオフ方式の構成を示す図である。図におい
て、lは中央処理装置、2は外部記憶装置、3は電源装
置、4はパワースイッチ、5aは中央処理装置1が処理
の実行中はオンし続けるリレーコイル、5bはリレーコ
イル5aによりオン・オフされるリレースイッチ、7は
中央処理装置lの実行中信号検出回路であり、INV(
インバータ)回路などのゲート回路で構成されている。
次に、上記この発明の別の発明の一実施例である情報処
理装置のパワーオフ方式の動作について説明する。パワ
ースイッチ4をオンすると電源装置3がオンし、電源装
置3より中央処理装置lや外部記憶装置2へ電力を供給
する。中央処理装置1は電力が供給されていない場合は
処理の実行中ではないので、リレーコイル5aはオフさ
れリレースイッチ5bもオフされている。中央処理装置
1に電力が供給され、処理を実行する実行中ステータス
になると、リレーコイル5aがオンしてリレースイッチ
5bがオンする。
中央処理装置lが処理の実行中の場合に、不注意や誤操
作によりパワースイッチ4をオフしても、リレースイッ
チ5bがオンしているので電源装置3はオフされず、電
源装置3は電力の供給を停止しない。
中央処理装置lの実行中信号がオフされると、中央処理
装置lの実行中信号検出回路7によって実行中信号のオ
フが検出され、これによりリレーコイル5aがオフして
リレースイッチ5bがオフするので、電源装置3がオフ
して中央処理装置1への電力供給を停止する。
[発明の効果] 以上のように、この発明の情報処理装置のパワーオフ方
式によれば、電源装置のパワースイッチをオフすること
により、いったん中央処理装置へストップ信号を起動し
、中央処理装置の動作を停止させ、外部記憶装置へのア
クセスを停止させて実行中ステータスをオフした後、電
源装置からの電力供給を停止するように構成したので、
不注意や誤操作によりパワースイッチをオフしても、実
行中の処理や外部記憶装置に悪影響を与えない優れた効
果を奏する。
また、この発明の別の発明の情報処理装置のパワーオフ
方式によれば、中央処理装置が処理の実行中にその実行
中信号を検出することにより、電源装置のパワースイッ
チがオフされた場合、実行・中信号がオフして実行中ス
テータスがオフした時、電源装置からの電力供給を停止
するように構成したので、不注意や誤操作によりパワー
スイッチをオフしても、処理を実行中の中央処理装置に
対し電力供給の停止を防止できるという優れた効果を奏
する。
【図面の簡単な説明】
第1図はこの発明の一実施例である情報処理装置のパワ
ーオフ方式の構成を示す図、第2図はこの発明の別の発
明の一実施例である情報処理装置のパワーオフ方式の構
成を示す図、第3図は従来の情報処理装置のパワーオフ
方式の構成を示すブロック図である。 図において、l・・・中央処理装置、2・・・外部記憶
装置、3・・・電源装置、4・・・パワースイッチ、5
a・・・リレーコイル、5b・・・リレースイッチ、6
・・・ストップ起動スイッチ、7・・・実行中信号検出
回路である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 1、情報処理装置のパワーオフ制御において、中央処理
    装置が処理の実行中、この中央処理装置に対する電源装
    置のパワースイッチをオフした場合に、上記中央処理装
    置に対してストップ起動を行ってシステムストップさせ
    、実行中ステータスをオフした後、上記電源装置の電力
    供給を停止する手段を備えたことを特徴とする情報処理
    装置のパワーオフ方式。 2、情報処理装置のパワーオフ制御において、中央処理
    装置が処理の実行中、その実行中信号を検出し、上記中
    央処理装置に対する電源装置のパワースイッチをオフし
    た場合に、上記実行中信号がオフして実行中ステータス
    がオフした時、上記電源装置の電力供給を停止する手段
    を備えたことを特徴とする情報処理装置のパワーオフ方
    式。
JP63129514A 1988-05-27 1988-05-27 情報処理装置のパワーオフ方式 Pending JPH01298420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63129514A JPH01298420A (ja) 1988-05-27 1988-05-27 情報処理装置のパワーオフ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63129514A JPH01298420A (ja) 1988-05-27 1988-05-27 情報処理装置のパワーオフ方式

Publications (1)

Publication Number Publication Date
JPH01298420A true JPH01298420A (ja) 1989-12-01

Family

ID=15011379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63129514A Pending JPH01298420A (ja) 1988-05-27 1988-05-27 情報処理装置のパワーオフ方式

Country Status (1)

Country Link
JP (1) JPH01298420A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303278A (ja) * 1991-11-28 2004-10-28 Hitachi Ltd 情報処理システム
JP2007172650A (ja) * 1991-11-28 2007-07-05 Hitachi Ltd フラッシュメモリを備えた情報機器
US7327624B2 (en) 1991-11-26 2008-02-05 Solid State Storage Solutions, Llc Storage device employing a flash memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327624B2 (en) 1991-11-26 2008-02-05 Solid State Storage Solutions, Llc Storage device employing a flash memory
US7379379B2 (en) 1991-11-26 2008-05-27 Solid State Storage Solutions Llc Storage device employing a flash memory
JP2004303278A (ja) * 1991-11-28 2004-10-28 Hitachi Ltd 情報処理システム
JP2007172650A (ja) * 1991-11-28 2007-07-05 Hitachi Ltd フラッシュメモリを備えた情報機器

Similar Documents

Publication Publication Date Title
KR930002951A (ko) 외부전원과 내부전원에 의해서 사용가능한 컴퓨터장치 및 외부기억장치
JPH01298420A (ja) 情報処理装置のパワーオフ方式
JPS5878239A (ja) 演算制御回路
JPS5914909Y2 (ja) 磁気録音再生装置
JPH01298423A (ja) 情報処理装置
JPS6271685A (ja) 印字装置
JPS60119990A (ja) 電気洗濯機
JPH01258263A (ja) 磁気ディスク制御装置
JP2517563B2 (ja) デ−タ処理装置
JPH04127214A (ja) 電源制御方式
JPH0441381Y2 (ja)
JPH0635757A (ja) Cpuの異常検出装置
JPH05250197A (ja) 自律系構成回路の制御方式
JPH11224103A (ja) デュアルシステムにおける電源投入時の動作モード決定装置
JP3718944B2 (ja) Ups制御システム
JPH05158582A (ja) 電源オン・オフ制御方式
JPH06332577A (ja) システムのリセット要因識別方式
JPS605342A (ja) 命令制御方式
JPH08205389A (ja) 電動機用コントロールセンタ
JPS5688521A (en) Operation informing system
JPH0519885A (ja) 電子機器
JPS6341088B2 (ja)
JPH1055290A (ja) エミュレータによるプログラムの不具合検出方法
JPS6367615A (ja) 自動運転時における電源制御方式
JPS58161006A (ja) 主回路の異常状態自動確認装置