JPS607555A - エラ−情報記憶装置 - Google Patents
エラ−情報記憶装置Info
- Publication number
- JPS607555A JPS607555A JP58116348A JP11634883A JPS607555A JP S607555 A JPS607555 A JP S607555A JP 58116348 A JP58116348 A JP 58116348A JP 11634883 A JP11634883 A JP 11634883A JP S607555 A JPS607555 A JP S607555A
- Authority
- JP
- Japan
- Prior art keywords
- error information
- circuit
- data
- data storage
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、被接続装置により送出されるエラー情報を受
け取り、記憶するエラー情報記憶装置に関する。
け取り、記憶するエラー情報記憶装置に関する。
従来、この種のエラー情報記憶装置は、被接続装置の電
源断時に、その電源断に起因する擬似的な障害即ち電源
断に供う電源電圧、を原電流の過渡的な変化に対しての
各電子回路の誤動作を障害検出回路が検出したことによ
る障害、及び検出回路自身の誤動作による障害に対する
エラー情報を全て取り込んで記憶してしまうという欠点
があった。これは、被接続装置自身が、検出した障害に
対して、それが電源断に起因する障害か否かの判別を行
なうことが不可能であり、またエラー情報記憶装置も被
接続装置より送出されたエラー情報が、被接続装置の電
源断に起因するか否かの判別をそのエラー情報から論理
的に行なうことが不可能なためである。
源断時に、その電源断に起因する擬似的な障害即ち電源
断に供う電源電圧、を原電流の過渡的な変化に対しての
各電子回路の誤動作を障害検出回路が検出したことによ
る障害、及び検出回路自身の誤動作による障害に対する
エラー情報を全て取り込んで記憶してしまうという欠点
があった。これは、被接続装置自身が、検出した障害に
対して、それが電源断に起因する障害か否かの判別を行
なうことが不可能であり、またエラー情報記憶装置も被
接続装置より送出されたエラー情報が、被接続装置の電
源断に起因するか否かの判別をそのエラー情報から論理
的に行なうことが不可能なためである。
本発明は、被接続装置より送出されたエラー情報に対し
、そのエラー情報が被接続装置の電源断に起因するもの
か否かを判別し、を源断に起因した擬似的な障害以外の
真のエラー情報のみを取り込んで記憶するエラー情報記
憶装置を提供するものである。
、そのエラー情報が被接続装置の電源断に起因するもの
か否かを判別し、を源断に起因した擬似的な障害以外の
真のエラー情報のみを取り込んで記憶するエラー情報記
憶装置を提供するものである。
次に本発明の実施例について図面を参照して説明する。
図は本発明の一実施例である。被接続装置１０１より送
出されたエラー情報は、入出力順回−記憶回路（データ
ＦＩＦＯ）１０２に送出された順に格納される。データ
記憶制御回路１０３は、データＦＩＦＯＩ Ｏ２にエラ
ー情報が格納された事を検知すると、データＰＩＦＯＮ
ｏ２からエラー情報を読み出し、データ比較回路１０４
に該エラー情報を送出する。データ比較回路１０４は、
被接続装置１０１の電源断に起因して被接続装置１０１
より送出される可能性のあるエラーコードとして、あら
かじめデータ比較回路１０４内に設定されている数種の
エラーコード（以後電源断エラーコードと略す）と、デ
ータ記憶制御回路１０３より送出されたエラー情報とを
比較し、電源断時エラーコードの中に該エラー情報と一
致するものがあった場合、即ちデータ記憶制御回路１０
３より送出されたデータが、被接続装置の電源断に起因
したエラー情報である可能性を有する場合は、タイマ１
０５に対して起動信号を送出する。データ比較回路１０
４によって起動されたタイマ１０５は。
出されたエラー情報は、入出力順回−記憶回路（データ
ＦＩＦＯ）１０２に送出された順に格納される。データ
記憶制御回路１０３は、データＦＩＦＯＩ Ｏ２にエラ
ー情報が格納された事を検知すると、データＰＩＦＯＮ
ｏ２からエラー情報を読み出し、データ比較回路１０４
に該エラー情報を送出する。データ比較回路１０４は、
被接続装置１０１の電源断に起因して被接続装置１０１
より送出される可能性のあるエラーコードとして、あら
かじめデータ比較回路１０４内に設定されている数種の
エラーコード（以後電源断エラーコードと略す）と、デ
ータ記憶制御回路１０３より送出されたエラー情報とを
比較し、電源断時エラーコードの中に該エラー情報と一
致するものがあった場合、即ちデータ記憶制御回路１０
３より送出されたデータが、被接続装置の電源断に起因
したエラー情報である可能性を有する場合は、タイマ１
０５に対して起動信号を送出する。データ比較回路１０
４によって起動されたタイマ１０５は。
即座にデータ記憶制御回路１０３に対し、 ！１１ＪＩ
作停止信号１１０を送出し、データ記憶制御回路１０３
がデータ記憶回路１０６にアクセスし、データＦＩＦＯ
１０２より読み出したエラー情報を１．＜ことを禁止す
る。一定時間経過後、動作停止信号１１０は、タイマ１
０５によってクリアされデータ記憶制御回路１０３は、
動作可能となり、データＦＩＦＯＩＯ２より読み出しで
ある前述のエラー情報をデータ記憶回路１０６に書き込
むことが可能になる。データ比較回路１０４においてデ
ータ記憶制御回路１０３より送出されたエラー情報と、
電源断エラーフードとを比較した結果、一致を見出せな
い場合、即ちデータ記憶制御回路１０３より送出された
データが、被接続装置の電源断に起因したエラー情報で
ある可能性が無い場合は、データ比較回路１０４は、タ
イマ１０５に対し起動信号を送出しないため、データ記
憶制御回路１０３は、動作を継続し、データ記憶回路１
０６に対し。
作停止信号１１０を送出し、データ記憶制御回路１０３
がデータ記憶回路１０６にアクセスし、データＦＩＦＯ
１０２より読み出したエラー情報を１．＜ことを禁止す
る。一定時間経過後、動作停止信号１１０は、タイマ１
０５によってクリアされデータ記憶制御回路１０３は、
動作可能となり、データＦＩＦＯＩＯ２より読み出しで
ある前述のエラー情報をデータ記憶回路１０６に書き込
むことが可能になる。データ比較回路１０４においてデ
ータ記憶制御回路１０３より送出されたエラー情報と、
電源断エラーフードとを比較した結果、一致を見出せな
い場合、即ちデータ記憶制御回路１０３より送出された
データが、被接続装置の電源断に起因したエラー情報で
ある可能性が無い場合は、データ比較回路１０４は、タ
イマ１０５に対し起動信号を送出しないため、データ記
憶制御回路１０３は、動作を継続し、データ記憶回路１
０６に対し。
エラー情報を書き込む。この様に、データ記憶制御回路
１０３ カ、７’−夕１ｉ”ｌＦｏ １０２より読み出
したエラー情報が、被接続装置の電源断に起因するエラ
ー情報である可能性の無い場合は、即座にデータ記憶回
路に書き込まれることになる。逆にデータ記憶制御回路
１０３が、データＦＩＦＯ１０２より読み出したエラー
情報が被接続装置の電源断に起因するエラー情報である
可能性がある場合は。
１０３ カ、７’−夕１ｉ”ｌＦｏ １０２より読み出
したエラー情報が、被接続装置の電源断に起因するエラ
ー情報である可能性の無い場合は、即座にデータ記憶回
路に書き込まれることになる。逆にデータ記憶制御回路
１０３が、データＦＩＦＯ１０２より読み出したエラー
情報が被接続装置の電源断に起因するエラー情報である
可能性がある場合は。
データ記憶制御回路１０３は、タイマ１０５によって一
定時間動作を停止させられるため、若し、そのエラー情
報が被接続装置の電源断に起因するエラー情報であった
場合は、タイマ１０５に設定しである時間が十分であれ
ば、タイマ１０５によるデータ記憶制御回路１０３の動
作の停止中に。
定時間動作を停止させられるため、若し、そのエラー情
報が被接続装置の電源断に起因するエラー情報であった
場合は、タイマ１０５に設定しである時間が十分であれ
ば、タイマ１０５によるデータ記憶制御回路１０３の動
作の停止中に。
被接続装置によって供給されている本エラー情報記憶装
置の電源が切断されることとなり、バックアップ電源１
０７により電源を供給されているデータ記憶回路１０６
以外の全ての回路が動作するため、被接続装置の電源断
に起因して被接続装置より送出された該エラー情報をデ
ータ記憶回路１０６に取り込むことは無く、また、若し
、そのエラー情報が被接続装置の電源断に起因するエラ
ー情報で無い場合は、タイマ１０５によってデータ記憶
制御回路１０３に送出された動作停止信号１１０は、一
定時間後タイマ１０５によってクリアされ、データ記憶
制御回路１０３は動作を回復し、エラー情報をデータ記
憶回路１０６に書き込む事が可能となる。また、データ
記憶制御回路１０３の動作の停止中に、被接続装置より
送出されるエラー情報は、データＦＩＦＯ１０２に順に
格納されるため、データ記憶制御回路１０３が動作を回
復した後、データ記憶回路１０６に取り込まれることに
なる。以上述べた様に、被接続装置より送出されたエラ
ー情報に対し、そのエラー情報が被接続装置の電源断に
起因するエラー情報か否かを判別し、被接続装置の電源
断に起因するエラ−情報以外のエラー情報のみ取り込む
事が可能となる。
置の電源が切断されることとなり、バックアップ電源１
０７により電源を供給されているデータ記憶回路１０６
以外の全ての回路が動作するため、被接続装置の電源断
に起因して被接続装置より送出された該エラー情報をデ
ータ記憶回路１０６に取り込むことは無く、また、若し
、そのエラー情報が被接続装置の電源断に起因するエラ
ー情報で無い場合は、タイマ１０５によってデータ記憶
制御回路１０３に送出された動作停止信号１１０は、一
定時間後タイマ１０５によってクリアされ、データ記憶
制御回路１０３は動作を回復し、エラー情報をデータ記
憶回路１０６に書き込む事が可能となる。また、データ
記憶制御回路１０３の動作の停止中に、被接続装置より
送出されるエラー情報は、データＦＩＦＯ１０２に順に
格納されるため、データ記憶制御回路１０３が動作を回
復した後、データ記憶回路１０６に取り込まれることに
なる。以上述べた様に、被接続装置より送出されたエラ
ー情報に対し、そのエラー情報が被接続装置の電源断に
起因するエラー情報か否かを判別し、被接続装置の電源
断に起因するエラ−情報以外のエラー情報のみ取り込む
事が可能となる。
本発明は以上説明したように、データＦＩＦＯ。
データ記憶制御回路、データ比較回路、タイマ。
データ記憶回路、バックアップ電源のように構成するこ
とにより、被接続装置から送出されたエラー情報が、被
接続装置の電源断に起因するものかどうかの判別を行な
い、電源断に起因しない情報のみを取り込む効果がある
。
とにより、被接続装置から送出されたエラー情報が、被
接続装置の電源断に起因するものかどうかの判別を行な
い、電源断に起因しない情報のみを取り込む効果がある
。
図は本発明の一実施例のブロック図である。
１０１・・・・・・被接続装置、 １０２・・・・・−
データＦＩＦ０゜１０３・・・・・データ記憶制御回路
、１０４・・・・・データ比較回路、１０５・・・・・
・タイマ、１０６・曲・データ記憶回路、１０７・・・
・・・バックアップ電源、１１０・・・・・・動作停止
信号。
データＦＩＦ０゜１０３・・・・・データ記憶制御回路
、１０４・・・・・データ比較回路、１０５・・・・・
・タイマ、１０６・曲・データ記憶回路、１０７・・・
・・・バックアップ電源、１１０・・・・・・動作停止
信号。
Claims (1)
- 【特許請求の範囲】 被接続装置より電源が供給されるエラー情報記憶装置に
おいて、被接続装置より送出されるエラー情報を記憶す
る入出力順回−記憶回路と、バックアップ電源を有する
データ記憶回路と、前記入出力順回−記憶回路よりデー
タを取り出し前記データ記憶回路に書き込むデータ記憶
制御回路と。 該装置内に設定しである複数種のデータと前記データ記
憶制御回路が前記入出方順同−記憶回路より読み出した
データとを比較し一致した場合タイマに対して起動信号
を送出するデータ比較回路と。 前記データ比較回路によって起動され一定時間前記デー
タ記憶制御回路の動作を禁止するタイマとを具備するこ
とを特徴とするエラー情報記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116348A JPS607555A (ja) | 1983-06-28 | 1983-06-28 | エラ−情報記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116348A JPS607555A (ja) | 1983-06-28 | 1983-06-28 | エラ−情報記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607555A true JPS607555A (ja) | 1985-01-16 |
Family
ID=14684724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58116348A Pending JPS607555A (ja) | 1983-06-28 | 1983-06-28 | エラ−情報記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607555A (ja) |
-
1983
- 1983-06-28 JP JP58116348A patent/JPS607555A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224153B2 (ja) | 改良型データ保護システム及びデータ保護方法 | |
| JP3302847B2 (ja) | 記憶装置 | |
| JPS6075901A (ja) | 家庭電化器具の制御方法及び家庭電化器具 | |
| JPS607555A (ja) | エラ−情報記憶装置 | |
| EP0697791B1 (en) | Apparatus for determining if the duration of a power failure exceeded predetermined limits | |
| JPH0822422A (ja) | メモリ装置 | |
| JPH0236003B2 (ja) | ||
| JPH0276021A (ja) | 情報処理装置用電源の復電処理方式 | |
| JP2504502B2 (ja) | 集積回路カ―ド | |
| KR960009131Y1 (ko) | 브이 씨 알의 플레이 복원회로 | |
| JP3191282B2 (ja) | 障害情報データ収集方式 | |
| JPS5850029A (ja) | 停電検出装置 | |
| JPH0120775B2 (ja) | ||
| JPH01171050A (ja) | メモリデータの信頼性判定装置 | |
| JPH06103480B2 (ja) | 停電処理装置 | |
| JPH10232744A (ja) | ディスクアレイ装置 | |
| JPH11222365A (ja) | エレベータ制御装置 | |
| JP2554117B2 (ja) | 車種データ処理装置 | |
| JPH0546496A (ja) | Ｃｐｕのメモリバツクアツプ方式 | |
| JPH0448143A (ja) | 空気調和機の制御方法 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH0517743U (ja) | 二重化計算機システム | |
| JPH0264726A (ja) | 外部メモリ装置を接続する情報処理装置 | |
| JPH1040136A (ja) | 制御装置 | |
| JP2001216775A (ja) | 記録媒体の記録再生装置 |