JP2001216775A - 記録媒体の記録再生装置 - Google Patents
記録媒体の記録再生装置Info
- Publication number
- JP2001216775A JP2001216775A JP2000024591A JP2000024591A JP2001216775A JP 2001216775 A JP2001216775 A JP 2001216775A JP 2000024591 A JP2000024591 A JP 2000024591A JP 2000024591 A JP2000024591 A JP 2000024591A JP 2001216775 A JP2001216775 A JP 2001216775A
- Authority
- JP
- Japan
- Prior art keywords
- backup
- data
- voltage
- turned
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成でデータのバックアップを行うこ
とができる記録媒体の記録再生装置を提供すること。 【解決手段】 記録媒体の記録再生装置は、バックアッ
プ用メモリ２を内蔵したマイクロコンピュータ１と、デ
ータのバックアップ後の主電源オン時に、主電源オン直
前のバックアップ電源の電圧を保持するコンデンサと、
バックアップ電源とコンデンサの間に接続され、主電源
オフ時にオンとなりかつ主電源オン時にオフとなるスイ
ッチ素子とを備えている。マイクロコンピュータは、デ
ータのバックアップ後の主電源オン時に、保持電圧がデ
ータ保持保証電圧より大きい場合は、バックアップ用メ
モリに保存されたデータを用いてその後の処理を実行
し、データ保持保証電圧以下の場合は、バックアップ用
メモリを初期化して記録媒体のデータを読み直し、読み
直したデータを使用して、その後の処理を実行する。
とができる記録媒体の記録再生装置を提供すること。 【解決手段】 記録媒体の記録再生装置は、バックアッ
プ用メモリ２を内蔵したマイクロコンピュータ１と、デ
ータのバックアップ後の主電源オン時に、主電源オン直
前のバックアップ電源の電圧を保持するコンデンサと、
バックアップ電源とコンデンサの間に接続され、主電源
オフ時にオンとなりかつ主電源オン時にオフとなるスイ
ッチ素子とを備えている。マイクロコンピュータは、デ
ータのバックアップ後の主電源オン時に、保持電圧がデ
ータ保持保証電圧より大きい場合は、バックアップ用メ
モリに保存されたデータを用いてその後の処理を実行
し、データ保持保証電圧以下の場合は、バックアップ用
メモリを初期化して記録媒体のデータを読み直し、読み
直したデータを使用して、その後の処理を実行する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＤ（ミニディス
ク）等の記録媒体の記録再生装置に関し、特に、ＲＡＭ
内蔵マイコン１つでバックアップシステムを構成した、
記録媒体の記録再生装置に関するものである。
ク）等の記録媒体の記録再生装置に関し、特に、ＲＡＭ
内蔵マイコン１つでバックアップシステムを構成した、
記録媒体の記録再生装置に関するものである。
【０００２】
【従来の技術】従来の記録媒体の記録再生装置、たとえ
ばＭＤレコーダにおいては、ＭＤへの記録は、指定した
トラックナンバーに音声や音楽等を記録した後、ＭＤの
ＵＴＯＣ（ユーザー テーブル オブ コンテンツ）領
域へ記録内容（曲番や曲名等の情報）が書き込まれた時
点で完了する。ところが、ＵＴＯＣの書き込み中または
書き込み前に、電源を抜いたり外部接続のタイマーで留
守番録音をした場合に電源がタイマーオフされたりする
と、曲番等の情報が正しく書き込まれなかったり、今ま
で記録した内容が全て消えてしまうことがある。
ばＭＤレコーダにおいては、ＭＤへの記録は、指定した
トラックナンバーに音声や音楽等を記録した後、ＭＤの
ＵＴＯＣ（ユーザー テーブル オブ コンテンツ）領
域へ記録内容（曲番や曲名等の情報）が書き込まれた時
点で完了する。ところが、ＵＴＯＣの書き込み中または
書き込み前に、電源を抜いたり外部接続のタイマーで留
守番録音をした場合に電源がタイマーオフされたりする
と、曲番等の情報が正しく書き込まれなかったり、今ま
で記録した内容が全て消えてしまうことがある。
【０００３】このため、電源がオフされる瞬間に、ＵＴ
ＯＣの内容をＳＲＡＭ等にバックアップしておく必要が
ある。その後、電源がオンされバックアップから立ち上
がったとき、ＭＤレコーダに搭載されている全体動作制
御用のマイクロコンピュータは、ＳＲＡＭの内容チェッ
クを行い、記録データが正常か否かを判断する。記録デ
ータが正常ならば、マイクロコンピュータは、バックア
ップされたＵＴＯＣ情報を使用して、ユーザーが選択し
た動作を実行する。記録データが異常ならば、ＭＤのＵ
ＴＯＣ情報を読み直す処理をする。しかし、ＳＲＡＭの
記憶容量が大きく、一部のチェックサム検査で全体を類
推せざるを得ない。
ＯＣの内容をＳＲＡＭ等にバックアップしておく必要が
ある。その後、電源がオンされバックアップから立ち上
がったとき、ＭＤレコーダに搭載されている全体動作制
御用のマイクロコンピュータは、ＳＲＡＭの内容チェッ
クを行い、記録データが正常か否かを判断する。記録デ
ータが正常ならば、マイクロコンピュータは、バックア
ップされたＵＴＯＣ情報を使用して、ユーザーが選択し
た動作を実行する。記録データが異常ならば、ＭＤのＵ
ＴＯＣ情報を読み直す処理をする。しかし、ＳＲＡＭの
記憶容量が大きく、一部のチェックサム検査で全体を類
推せざるを得ない。
【０００４】また、ＳＲＡＭには、電源オフ時にもバッ
クアップ保証電圧が印加されている。そこで、このバッ
クアップ電圧を電源監視素子（または電源監視回路）で
監視し、バックアップ電圧が保証電圧以下になった後に
電源がオンされた場合は、マイクロコンピュータをリセ
ットしてＳＲＡＭを初期化し（以後、「イニシャライ
ズ」という）、ＭＤのＵＴＯＣ情報を読み直す。
クアップ保証電圧が印加されている。そこで、このバッ
クアップ電圧を電源監視素子（または電源監視回路）で
監視し、バックアップ電圧が保証電圧以下になった後に
電源がオンされた場合は、マイクロコンピュータをリセ
ットしてＳＲＡＭを初期化し（以後、「イニシャライ
ズ」という）、ＭＤのＵＴＯＣ情報を読み直す。
【０００５】あるいは、マイクロコンピュータで、ＳＲ
ＡＭ等の電源を制御し、電源がオンされた時、ＳＲＡＭ
をバックアップ状態にしたまま、そのバックアップ電圧
を観測して、バックアップ電圧が保証電圧以下ならば、
ＳＲＡＭをイニシャライズし、ＭＤのＵＴＯＣを読み直
す。
ＡＭ等の電源を制御し、電源がオンされた時、ＳＲＡＭ
をバックアップ状態にしたまま、そのバックアップ電圧
を観測して、バックアップ電圧が保証電圧以下ならば、
ＳＲＡＭをイニシャライズし、ＭＤのＵＴＯＣを読み直
す。
【０００６】図３は、上述の動作を行う従来の記録媒体
の記録再生装置であるＭＤレコーダの構成例を示す回路
図である。ＭＤレコーダは、マイクロコンピュータ１
と、システム電源回路３と、電源検出回路４と、電源ス
イッチ５と、電源制御用マイクロコンピュータ６とを備
えている。
の記録再生装置であるＭＤレコーダの構成例を示す回路
図である。ＭＤレコーダは、マイクロコンピュータ１
と、システム電源回路３と、電源検出回路４と、電源ス
イッチ５と、電源制御用マイクロコンピュータ６とを備
えている。
【０００７】マイクロコンピュータ１は、ＭＤレコーダ
の全体動作を制御するためのものであり、ＵＴＯＣ情報
を一時退避するためのＳＲＡＭ２等を内蔵し、バックア
ップ電源ポートＶＤＤと、バックアップ処理制御ポート
ＣＥ２とを有する。
の全体動作を制御するためのものであり、ＵＴＯＣ情報
を一時退避するためのＳＲＡＭ２等を内蔵し、バックア
ップ電源ポートＶＤＤと、バックアップ処理制御ポート
ＣＥ２とを有する。
【０００８】システム電源回路３は、ＡＣ電源より電源
スイッチ５を介してＡＣ電圧を受けてＤＣ電圧に変換
し、このＤＣ電圧を電源制御トランジスタＱ１１のエミ
ッタおよびコレクタを介して、マイクロコンピュータ１
のバックアップ電源ポートＶＤ Ｄに供給し、ＳＲＡＭ２
のバックアップ電圧ＶＤＤとする。また、バックアップ
電源ポートＶＤＤには、抵抗１３と大容量のコンデンサ
Ｃ１１が接続されている。
スイッチ５を介してＡＣ電圧を受けてＤＣ電圧に変換
し、このＤＣ電圧を電源制御トランジスタＱ１１のエミ
ッタおよびコレクタを介して、マイクロコンピュータ１
のバックアップ電源ポートＶＤ Ｄに供給し、ＳＲＡＭ２
のバックアップ電圧ＶＤＤとする。また、バックアップ
電源ポートＶＤＤには、抵抗１３と大容量のコンデンサ
Ｃ１１が接続されている。
【０００９】電源検出回路４は、システム電源回路３に
ＡＣ電源電圧が印加されていることを検出するためのも
のであり、その検出出力は、電源制御用マイクロコンピ
ュータ６の入力ポートＣＥ１に供給される。
ＡＣ電源電圧が印加されていることを検出するためのも
のであり、その検出出力は、電源制御用マイクロコンピ
ュータ６の入力ポートＣＥ１に供給される。
【００１０】電源制御用マイクロコンピュータ６は、入
力ポートＣＥ１のほかに、電圧検出制御用出力ポート
ａ、バックアップ電圧検出用入力ポートｂ、バックアッ
プ電源制御用出力ポートｃおよび出力ポートｄを有し、
システム電源回路３からの電源電圧で動作する。
力ポートＣＥ１のほかに、電圧検出制御用出力ポート
ａ、バックアップ電圧検出用入力ポートｂ、バックアッ
プ電源制御用出力ポートｃおよび出力ポートｄを有し、
システム電源回路３からの電源電圧で動作する。
【００１１】バックアップ電源制御用出力ポートｃは、
抵抗Ｒ１２を介してスイッチングトランジスタＱ１２の
ベースに接続されている。スイッチングトランジスタＱ
１２のコレクタは、抵抗Ｒ１１を介して電源制御トラン
ジスタＱ１１のベースに接続され、エミッタは接地され
ている。バックアップ電圧検出用入力ポートｂには、マ
イクロコンピュータ１のバックアップ電圧ＶＤＤが、ト
ランジスタＱ１３のエミッタおよびコレクタを介して供
給されている。
抵抗Ｒ１２を介してスイッチングトランジスタＱ１２の
ベースに接続されている。スイッチングトランジスタＱ
１２のコレクタは、抵抗Ｒ１１を介して電源制御トラン
ジスタＱ１１のベースに接続され、エミッタは接地され
ている。バックアップ電圧検出用入力ポートｂには、マ
イクロコンピュータ１のバックアップ電圧ＶＤＤが、ト
ランジスタＱ１３のエミッタおよびコレクタを介して供
給されている。
【００１２】電圧検出制御用出力ポートａは、抵抗Ｒ１
５を介してスイッチングトランジスタＱ１４のベースに
接続される。スイッチングトランジスタＱ１４のコレク
タは、抵抗Ｒ１４を介してトランジスタＱ１３のベース
に接続され、エミッタは接地される。出力ポートｄは、
抵抗Ｒ１６を介してトランジスタＱ１５のベースに接続
されている。トランジスタＱ１５のコレクタは、マイク
ロコンピュータ１の入力ポートＣＥ２に接続されると共
に抵抗Ｒ１７を介してバックアップ電圧端子に接続さ
れ、エミッタは接地されている。
５を介してスイッチングトランジスタＱ１４のベースに
接続される。スイッチングトランジスタＱ１４のコレク
タは、抵抗Ｒ１４を介してトランジスタＱ１３のベース
に接続され、エミッタは接地される。出力ポートｄは、
抵抗Ｒ１６を介してトランジスタＱ１５のベースに接続
されている。トランジスタＱ１５のコレクタは、マイク
ロコンピュータ１の入力ポートＣＥ２に接続されると共
に抵抗Ｒ１７を介してバックアップ電圧端子に接続さ
れ、エミッタは接地されている。
【００１３】上述の構成において、ＭＤレコーダが動作
状態にあるとき、ＡＣ電源に接続するコンセント（図示
しない）が抜かれたり、電源ラインに接続された外部タ
イマー（図示しない）でタイマーオフされたりしてＡＣ
電源がオフされた場合を考える。この場合、電源検出回
路４が、ＡＣ電源のオフを検出し、ローレベルの検出出
力が、電源制御用マイクロコンピュータ６の入力ポート
ＣＥ１に供給される。
状態にあるとき、ＡＣ電源に接続するコンセント（図示
しない）が抜かれたり、電源ラインに接続された外部タ
イマー（図示しない）でタイマーオフされたりしてＡＣ
電源がオフされた場合を考える。この場合、電源検出回
路４が、ＡＣ電源のオフを検出し、ローレベルの検出出
力が、電源制御用マイクロコンピュータ６の入力ポート
ＣＥ１に供給される。
【００１４】それに基づいて、電源制御用マイクロコン
ピュータ６は、出力ポートｄからローレベルの制御信号
をトランジスタＱ１５のベースに供給してトランジスタ
Ｑ５をオフにする。トランジスタＱ５がオフすると、マ
イクロコンピュータ１のバックアップ処理制御ポートＣ
Ｅ２が、抵抗Ｒ１７を介するバックアップ電圧ＶＤＤに
よりハイレベルになる。バックアップ処理制御ポートＣ
Ｅ２がハイレベルになると、マイクロコンピュータ１
は、バックアップ処理、すなわち、ＳＲＡＭ２にＡＣ電
源オフ直前のＵＴＯＣ情報を書き込んで確保する処理を
行う。
ピュータ６は、出力ポートｄからローレベルの制御信号
をトランジスタＱ１５のベースに供給してトランジスタ
Ｑ５をオフにする。トランジスタＱ５がオフすると、マ
イクロコンピュータ１のバックアップ処理制御ポートＣ
Ｅ２が、抵抗Ｒ１７を介するバックアップ電圧ＶＤＤに
よりハイレベルになる。バックアップ処理制御ポートＣ
Ｅ２がハイレベルになると、マイクロコンピュータ１
は、バックアップ処理、すなわち、ＳＲＡＭ２にＡＣ電
源オフ直前のＵＴＯＣ情報を書き込んで確保する処理を
行う。
【００１５】次いで、電源制御用マイクロコンピュータ
６は、電圧検出制御用出力ポートａからローレベルの制
御信号をトランジスタＱ１４のベースに供給して、トラ
ンジスタＱ１４をオフにする。また、電源制御用マイク
ロコンピュータ６は、バックアップ電源制御用出力ポー
トｃからローレベルの制御信号をトランジスタＱ１２の
ベースに供給して、トランジスタＱ１２をオフにする。
それにより、トランジスタＱ１１がオフになり、システ
ム電源回路３からのＤＣ電圧が遮断され、マイクロコン
ピュータ１のバックアップ電源ポートＶＤＤには、コン
デンサＣ１１の充電電圧が、バックアップ電源として供
給され、マイクロコンピュータ１のＳＲＡＭ２はスリー
プ状態になる。
６は、電圧検出制御用出力ポートａからローレベルの制
御信号をトランジスタＱ１４のベースに供給して、トラ
ンジスタＱ１４をオフにする。また、電源制御用マイク
ロコンピュータ６は、バックアップ電源制御用出力ポー
トｃからローレベルの制御信号をトランジスタＱ１２の
ベースに供給して、トランジスタＱ１２をオフにする。
それにより、トランジスタＱ１１がオフになり、システ
ム電源回路３からのＤＣ電圧が遮断され、マイクロコン
ピュータ１のバックアップ電源ポートＶＤＤには、コン
デンサＣ１１の充電電圧が、バックアップ電源として供
給され、マイクロコンピュータ１のＳＲＡＭ２はスリー
プ状態になる。
【００１６】その後、電源スイッチ５がオンされ、ＡＣ
電源がシステム電源回路３に供給されると、電源オン処
理に入る。すなわち、電源制御用マイクロコンピュータ
６は、入力ポートＣＥ１に入力される電源検出回路４か
らのハイレベル検出出力により、電圧検出制御用出力ポ
ートａからハイレベルの制御信号を出力し、トランジス
タＱ１４をオンにする。トランジスタＱ１４がオンする
と、トランジスタＱ１３もオンになり、コンデンサＣ１
１の充電電圧（すなわち、マイクロコンピュータ１のバ
ックアップ電源ポートＶＤＤにバックアップ電源として
供給されている電圧）が、トランジスタＱ１３を介して
電源制御用マイクロコンピュータ６の入力ポートｂに供
給される。電源制御用マイクロコンピュータ６は、バッ
クアップ電圧検出用入力ポートｂに入力されたコンデン
サＣ１１のバックアップ電圧が、ＳＲＡＭ２のデータ保
持保証電圧Ｘより大きいか否かを判定する。
電源がシステム電源回路３に供給されると、電源オン処
理に入る。すなわち、電源制御用マイクロコンピュータ
６は、入力ポートＣＥ１に入力される電源検出回路４か
らのハイレベル検出出力により、電圧検出制御用出力ポ
ートａからハイレベルの制御信号を出力し、トランジス
タＱ１４をオンにする。トランジスタＱ１４がオンする
と、トランジスタＱ１３もオンになり、コンデンサＣ１
１の充電電圧（すなわち、マイクロコンピュータ１のバ
ックアップ電源ポートＶＤＤにバックアップ電源として
供給されている電圧）が、トランジスタＱ１３を介して
電源制御用マイクロコンピュータ６の入力ポートｂに供
給される。電源制御用マイクロコンピュータ６は、バッ
クアップ電圧検出用入力ポートｂに入力されたコンデン
サＣ１１のバックアップ電圧が、ＳＲＡＭ２のデータ保
持保証電圧Ｘより大きいか否かを判定する。
【００１７】バックアップ電圧検出用入力ポートｂに入
力されたコンデンサＣ１１のバックアップ電圧が、ＳＲ
ＡＭ２のデータ保持保証電圧Ｘより大きければ、電源制
御用マイクロコンピュータ６は、出力ポートｃからハイ
レベルの制御信号を出力し、トランジスタＱ１２をオン
にする。トランジスタＱ１２がオンになると、トランジ
スタＱ１１もオンになり、システム電源回路４からのＤ
Ｃ電圧が、コンデンサＣ１１のバックアップ電圧の代わ
りにマイクロコンピュータ１のバックアップ電源ポート
ＶＤＤに供給される。
力されたコンデンサＣ１１のバックアップ電圧が、ＳＲ
ＡＭ２のデータ保持保証電圧Ｘより大きければ、電源制
御用マイクロコンピュータ６は、出力ポートｃからハイ
レベルの制御信号を出力し、トランジスタＱ１２をオン
にする。トランジスタＱ１２がオンになると、トランジ
スタＱ１１もオンになり、システム電源回路４からのＤ
Ｃ電圧が、コンデンサＣ１１のバックアップ電圧の代わ
りにマイクロコンピュータ１のバックアップ電源ポート
ＶＤＤに供給される。
【００１８】それと同時に、電源制御用マイクロコンピ
ュータ６は、出力ポートｄからのハイレベル制御信号を
出力し、トランジスタＱ１５をオンにし、マイクロコン
ピュータ１のバックアップ処理制御ポートＣＥ２をロー
レベルに保つ。マイクロコンピュータ１のバックアップ
処理制御ポートＣＥ２がローレベルの間、マイクロコン
ピュータ１は、通常の動作状態に入り、ＳＲＡＭ２等の
内容、すなわち、バックアップされたＵＴＯＣ情報をチ
ェックし、そのＵＴＯＣ情報を使用して、ユーザーが選
択した動作を実行する。
ュータ６は、出力ポートｄからのハイレベル制御信号を
出力し、トランジスタＱ１５をオンにし、マイクロコン
ピュータ１のバックアップ処理制御ポートＣＥ２をロー
レベルに保つ。マイクロコンピュータ１のバックアップ
処理制御ポートＣＥ２がローレベルの間、マイクロコン
ピュータ１は、通常の動作状態に入り、ＳＲＡＭ２等の
内容、すなわち、バックアップされたＵＴＯＣ情報をチ
ェックし、そのＵＴＯＣ情報を使用して、ユーザーが選
択した動作を実行する。
【００１９】一方、バックアップ電圧検出用入力ポート
ｂに入力されたコンデンサＣ１１のバックアップ電圧
が、ＳＲＡＭ２のデータ保持保証電圧Ｘ以下の場合は、
電源制御用マイクロコンピュータ６の出力ポートｃから
ハイレベルの制御信号が出力され、電源制御トランジス
タＱ１１がオンとなり、システム電源回路４からのＤＣ
電圧が、コンデンサＣ１１のバックアップ電圧に代わっ
てマイクロコンピュータ１のバックアップ電源ポートＶ
ＤＤに供給される。それと同時に、電源制御用マイクロ
コンピュータ６は、出力ポートｄからのローレベル制御
信号を出力し、トランジスタＱ１５をオフにし、マイク
ロコンピュータ１のバックアップ処理制御ポートＣＥ２
をハイレベルにする。バックアップ処理制御ポートＣＥ
２がハイレベルになると、マイクロコンピュータ１は、
ＳＲＡＭ２のイニシャライズを行ってバックアップされ
たＵＴＯＣ情報を消去し、ＭＤのＵＴＯＣを読み直す。
そして、読み直したＵＴＯＣ情報を使用して、ユーザー
が選択した動作を実行する。
ｂに入力されたコンデンサＣ１１のバックアップ電圧
が、ＳＲＡＭ２のデータ保持保証電圧Ｘ以下の場合は、
電源制御用マイクロコンピュータ６の出力ポートｃから
ハイレベルの制御信号が出力され、電源制御トランジス
タＱ１１がオンとなり、システム電源回路４からのＤＣ
電圧が、コンデンサＣ１１のバックアップ電圧に代わっ
てマイクロコンピュータ１のバックアップ電源ポートＶ
ＤＤに供給される。それと同時に、電源制御用マイクロ
コンピュータ６は、出力ポートｄからのローレベル制御
信号を出力し、トランジスタＱ１５をオフにし、マイク
ロコンピュータ１のバックアップ処理制御ポートＣＥ２
をハイレベルにする。バックアップ処理制御ポートＣＥ
２がハイレベルになると、マイクロコンピュータ１は、
ＳＲＡＭ２のイニシャライズを行ってバックアップされ
たＵＴＯＣ情報を消去し、ＭＤのＵＴＯＣを読み直す。
そして、読み直したＵＴＯＣ情報を使用して、ユーザー
が選択した動作を実行する。
【００２０】
【発明が解決しようとする課題】しかしながら、従来
は、大きなデータをバックアップする場合、上述のよう
な電源制御用マイクロコンピュータ等の電源監視素子が
必要であったり、マイクロコンピュータと外部ＳＲＡＭ
の組み合わせ構成やＳＲＡＭ内臓型マイクロコンピュー
タとその制御用マイクロコンピュータの組み合わせ構成
が必要であり、コストアップにつながっている。
は、大きなデータをバックアップする場合、上述のよう
な電源制御用マイクロコンピュータ等の電源監視素子が
必要であったり、マイクロコンピュータと外部ＳＲＡＭ
の組み合わせ構成やＳＲＡＭ内臓型マイクロコンピュー
タとその制御用マイクロコンピュータの組み合わせ構成
が必要であり、コストアップにつながっている。
【００２１】そこで、本発明は、上述の課題に鑑み、簡
単な構成でデータのバックアップを行う、低コストの記
録媒体の記録再生装置を提供することを目的とする。
単な構成でデータのバックアップを行う、低コストの記
録媒体の記録再生装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】上記した目的に鑑みて、
本発明の記録媒体の記録再生装置は、主電源オフ時にバ
ックアップ電源で動作し、主電源オフ直前の記録媒体の
データを保存するバックアップ用メモリを内蔵したマイ
クロコンピュータを有する。また、この記録再生装置
は、データのバックアップ後の主電源オン時、主電源オ
ン直前のバックアップ電源の電圧を保持するコンデンサ
と、バックアップ電源とコンデンサの間に接続され、主
電源オフ時にオンとなりかつ主電源オン時にオフとなる
スイッチ素子とを備えている。マイクロコンピュータ
は、データのバックアップ後の主電源オン時、コンデン
サの保持電圧を予め決められたデータ保持保証電圧と比
較して、保持電圧がデータ保持保証電圧より大きい場合
は、バックアップ用メモリに保存されたデータをチェッ
クし、データが正常ならばデータを用いてその後の処理
を実行し、保持電圧が上記データ保持保証電圧以下の場
合は、バックアップ用メモリをイニシャライズして記録
媒体のデータを読み直し、読み直した上記データを使用
して、その後の処理を実行する。
本発明の記録媒体の記録再生装置は、主電源オフ時にバ
ックアップ電源で動作し、主電源オフ直前の記録媒体の
データを保存するバックアップ用メモリを内蔵したマイ
クロコンピュータを有する。また、この記録再生装置
は、データのバックアップ後の主電源オン時、主電源オ
ン直前のバックアップ電源の電圧を保持するコンデンサ
と、バックアップ電源とコンデンサの間に接続され、主
電源オフ時にオンとなりかつ主電源オン時にオフとなる
スイッチ素子とを備えている。マイクロコンピュータ
は、データのバックアップ後の主電源オン時、コンデン
サの保持電圧を予め決められたデータ保持保証電圧と比
較して、保持電圧がデータ保持保証電圧より大きい場合
は、バックアップ用メモリに保存されたデータをチェッ
クし、データが正常ならばデータを用いてその後の処理
を実行し、保持電圧が上記データ保持保証電圧以下の場
合は、バックアップ用メモリをイニシャライズして記録
媒体のデータを読み直し、読み直した上記データを使用
して、その後の処理を実行する。
【００２３】それにより、バックアップ用メモリを内蔵
したマイクロコンピュータのみで、他の制御用マイクロ
コンピュータを使用することなく、適切なデータのバッ
クアップを行うことができる。
したマイクロコンピュータのみで、他の制御用マイクロ
コンピュータを使用することなく、適切なデータのバッ
クアップを行うことができる。
【００２４】また、他の発明では、上述の発明の記録媒
体の記録再生装置に加え、主電源オン時に、データのチ
ェック後、マイクロコンピュータの制御によりスイッチ
素子をオンにするスイッチング手段を備えている。それ
により、コンデンサは、バックアップ電源に影響を与え
ることはない。
体の記録再生装置に加え、主電源オン時に、データのチ
ェック後、マイクロコンピュータの制御によりスイッチ
素子をオンにするスイッチング手段を備えている。それ
により、コンデンサは、バックアップ電源に影響を与え
ることはない。
【００２５】
【発明の実施の形態】以下、本発明に係る記録媒体の記
録再生装置の実施の形態について、図面に基づいて説明
する。
録再生装置の実施の形態について、図面に基づいて説明
する。
【００２６】図１は、本発明による記録媒体の記録再生
装置の実施の形態を示す回路図である。ここでは、本発
明による記録媒体の記録再生装置として、ＭＤを記憶媒
体とするＭＤレコーダを例に挙げて説明する。ＭＤレコ
ーダは、マイクロコンピュータ１と、システム電源回路
３と、電源検出回路４と、電源スイッチ５とを備えてい
る。
装置の実施の形態を示す回路図である。ここでは、本発
明による記録媒体の記録再生装置として、ＭＤを記憶媒
体とするＭＤレコーダを例に挙げて説明する。ＭＤレコ
ーダは、マイクロコンピュータ１と、システム電源回路
３と、電源検出回路４と、電源スイッチ５とを備えてい
る。
【００２７】マイクロコンピュータ１は、ＭＤレコーダ
の全体動作を制御するためのものであり、ＵＴＯＣ情報
を一時退避するバックアップ用メモリとしてのＳＲＡＭ
２等を内蔵し、バックアップ電源ポートＶＤＤと、バッ
クアップ処理制御ポートＣＥと、出力ポートAと、入力
ポートＢとを有する。
の全体動作を制御するためのものであり、ＵＴＯＣ情報
を一時退避するバックアップ用メモリとしてのＳＲＡＭ
２等を内蔵し、バックアップ電源ポートＶＤＤと、バッ
クアップ処理制御ポートＣＥと、出力ポートAと、入力
ポートＢとを有する。
【００２８】システム電源回路３は、主電源として働
き、ＡＣ電源より電源スイッチ５を介してＡＣ電圧を受
けてＤＣ電圧に変換し、このＤＣ電圧をダイオードＤ１
を介して、マイクロコンピュータ１のバックアップ電源
ポートＶＤＤに供給し、ＳＲＡＭ２のバックアップ電圧
ＶＤＤとする。また、バックアップ電源ポートＶＤＤに
は、抵抗１と、電気二重層コンデンサ等からなる大容量
のコンデンサＣ１とが接続されている。
き、ＡＣ電源より電源スイッチ５を介してＡＣ電圧を受
けてＤＣ電圧に変換し、このＤＣ電圧をダイオードＤ１
を介して、マイクロコンピュータ１のバックアップ電源
ポートＶＤＤに供給し、ＳＲＡＭ２のバックアップ電圧
ＶＤＤとする。また、バックアップ電源ポートＶＤＤに
は、抵抗１と、電気二重層コンデンサ等からなる大容量
のコンデンサＣ１とが接続されている。
【００２９】電源検出回路４は、システム電源回路３に
ＡＣ電源電圧が印加されていることを検出するためのも
のであり、その検出出力は、マイクロコンピュータ１の
バックアップ処理制御ポートＣＥに供給される。
ＡＣ電源電圧が印加されていることを検出するためのも
のであり、その検出出力は、マイクロコンピュータ１の
バックアップ処理制御ポートＣＥに供給される。
【００３０】また、マイクロコンピュータ１のバックア
ップ電源ポートＶＤＤと接地間には、電界効果トランジ
スタ（ＦＥＴ）からなるスイッチ素子Ｑ２とコンデンサ
Ｃ２が直列接続されている。スイッチ素子Ｑ２のドレイ
ンとゲート間には抵抗Ｒ４が接続されている。また、ス
イッチ素子Ｑ２のゲートと接地間には、トランジスタＱ
１が接続されている。トランジスタＱ１のベースは、抵
抗Ｒ２，Ｒ３の分圧回路とダイオードＤ２，Ｄ３とを介
して、電源スイッチ５とシステム電源回路３の間のＡＣ
電源ラインに接続されている。
ップ電源ポートＶＤＤと接地間には、電界効果トランジ
スタ（ＦＥＴ）からなるスイッチ素子Ｑ２とコンデンサ
Ｃ２が直列接続されている。スイッチ素子Ｑ２のドレイ
ンとゲート間には抵抗Ｒ４が接続されている。また、ス
イッチ素子Ｑ２のゲートと接地間には、トランジスタＱ
１が接続されている。トランジスタＱ１のベースは、抵
抗Ｒ２，Ｒ３の分圧回路とダイオードＤ２，Ｄ３とを介
して、電源スイッチ５とシステム電源回路３の間のＡＣ
電源ラインに接続されている。
【００３１】スイッチ素子Ｑ２とコンデンサＣ２の接続
点は、トランジスタＱ３を介してマイクロコンピュータ
１の入力ポートＢに接続されている。トランジスタＱ３
のベースと接地間には、抵抗Ｒ５とトランジスタＱ４が
接続されている。トランジスタＱ４のベースは、抵抗Ｒ
６を介してマイクロコンピュータ１の出力ポートＡに接
続されている。
点は、トランジスタＱ３を介してマイクロコンピュータ
１の入力ポートＢに接続されている。トランジスタＱ３
のベースと接地間には、抵抗Ｒ５とトランジスタＱ４が
接続されている。トランジスタＱ４のベースは、抵抗Ｒ
６を介してマイクロコンピュータ１の出力ポートＡに接
続されている。
【００３２】上述の構成において、電源スイッチ５がオ
ンされ、ＭＤレコーダが動作状態にあるとき、ＡＣ電源
に接続するコンセント（図示しない）が抜かれたり、電
源ラインに接続された外部タイマー（図示しない）でタ
イマーオフされたりしてＡＣ電源がオフされた場合を考
える。この場合、電源検出回路４が、ＡＣ電源オフを検
出し、ローレベルの検出出力が、マイクロコンピュータ
１の入力ポートＣＥに供給される。それに基づいて、マ
イクロコンピュータ１は、バックアップ処理、すなわ
ち、すなわち、ＳＲＡＭ２にＡＣ電源オフ直前のＭＤの
データ、たとえばＵＴＯＣ情報を書き込んで確保する処
理を行う。
ンされ、ＭＤレコーダが動作状態にあるとき、ＡＣ電源
に接続するコンセント（図示しない）が抜かれたり、電
源ラインに接続された外部タイマー（図示しない）でタ
イマーオフされたりしてＡＣ電源がオフされた場合を考
える。この場合、電源検出回路４が、ＡＣ電源オフを検
出し、ローレベルの検出出力が、マイクロコンピュータ
１の入力ポートＣＥに供給される。それに基づいて、マ
イクロコンピュータ１は、バックアップ処理、すなわ
ち、すなわち、ＳＲＡＭ２にＡＣ電源オフ直前のＭＤの
データ、たとえばＵＴＯＣ情報を書き込んで確保する処
理を行う。
【００３３】次いで、システム電源回路３から出力され
るＤＣ電圧が下降するため、ダイオードＤ１の存在によ
りシステム電源回路３が切り離され、マイクロコンピュ
ータ１のバックアップ電源ポートＶＤＤには、コンデン
サ１にＡＣ電源オフ直前まで充電されていた電圧が、バ
ックアップ電源として供給される。
るＤＣ電圧が下降するため、ダイオードＤ１の存在によ
りシステム電源回路３が切り離され、マイクロコンピュ
ータ１のバックアップ電源ポートＶＤＤには、コンデン
サ１にＡＣ電源オフ直前まで充電されていた電圧が、バ
ックアップ電源として供給される。
【００３４】また、ＡＣ電源オフにより、トランジスタ
Ｑ１がオフとなるため、スイッチ素子Ｑ２がオンとな
り、コンデンサＣ２が、バックアップ電源として働くコ
ンデンサＣ１に並列接続され、コンデンサＣ１の充電電
圧と同一電圧レベルまで充電される。
Ｑ１がオフとなるため、スイッチ素子Ｑ２がオンとな
り、コンデンサＣ２が、バックアップ電源として働くコ
ンデンサＣ１に並列接続され、コンデンサＣ１の充電電
圧と同一電圧レベルまで充電される。
【００３５】このようにして、主電源オフ直前のＭＤの
データをＳＲＡＭ２に保存するバックアップ処理が終了
する。
データをＳＲＡＭ２に保存するバックアップ処理が終了
する。
【００３６】次に、このデータのバックアップ処理後、
電源スイッチ５がオンされ、ＡＣ電源がシステム電源回
路３に供給された場合、電源オン処理に入る。すなわ
ち、ＡＣ電源オンにより、トランジスタＱ１がオンにな
るため、スイッチ素子Ｑ２がオフとなり、コンデンサＣ
２は、バックアップ電源、すなわちコンデンサＣ１から
切り離され、ＡＣ電源オン直前までコンデンサＣ１より
マイクロコンピュータ１のバックアップ電源ポートＶ
ＤＤに供給されていたバックアップ電圧を保持する。
電源スイッチ５がオンされ、ＡＣ電源がシステム電源回
路３に供給された場合、電源オン処理に入る。すなわ
ち、ＡＣ電源オンにより、トランジスタＱ１がオンにな
るため、スイッチ素子Ｑ２がオフとなり、コンデンサＣ
２は、バックアップ電源、すなわちコンデンサＣ１から
切り離され、ＡＣ電源オン直前までコンデンサＣ１より
マイクロコンピュータ１のバックアップ電源ポートＶ
ＤＤに供給されていたバックアップ電圧を保持する。
【００３７】また、電源検出回路４が、ＡＣ電源オンを
検出し、ハイレベルの検出出力が、マイクロコンピュー
タ１の入力ポートＣＥに供給される。それに基づいて、
マイクロコンピュータ１は、出力ポートＡからハイレベ
ルの制御信号を出力し、トランジスタＱ４をオンにす
る。トランジスタＱ４がオンになると、トランジスタＱ
３もオンとなり、コンデンサＣ２の保持電圧が、マイク
ロコンピュータ１の入力ポートＢに供給される。
検出し、ハイレベルの検出出力が、マイクロコンピュー
タ１の入力ポートＣＥに供給される。それに基づいて、
マイクロコンピュータ１は、出力ポートＡからハイレベ
ルの制御信号を出力し、トランジスタＱ４をオンにす
る。トランジスタＱ４がオンになると、トランジスタＱ
３もオンとなり、コンデンサＣ２の保持電圧が、マイク
ロコンピュータ１の入力ポートＢに供給される。
【００３８】マイクロコンピュータ１は、入力ポートＢ
に供給されたコンデンサＣ２の保持電圧を観測し、その
保持電圧、すなわち、ＡＣ電源オン直前までコンデンサ
Ｃ１よりマイクロコンピュータ１のバックアップ電源ポ
ートＶＤＤに供給されていたバックアップ電圧が、ＳＲ
ＡＭ２の予め決められたデータ保持保証電圧Ｘより大き
いか否かを判定する。
に供給されたコンデンサＣ２の保持電圧を観測し、その
保持電圧、すなわち、ＡＣ電源オン直前までコンデンサ
Ｃ１よりマイクロコンピュータ１のバックアップ電源ポ
ートＶＤＤに供給されていたバックアップ電圧が、ＳＲ
ＡＭ２の予め決められたデータ保持保証電圧Ｘより大き
いか否かを判定する。
【００３９】コンデンサＣ２の保持電圧が、ＳＲＡＭ２
のデータ保持保証電圧Ｘより大きければ、マイクロコン
ピュータ１は、通常の動作状態に入り、ＳＲＡＭ２等の
内容、すなわち、バックアップされたデータ、たとえば
ＵＴＯＣ情報をチェックし、ＵＴＯＣ情報が正常ならば
このＵＴＯＣ情報を用いて、ユーザーが選択した動作を
実行する。
のデータ保持保証電圧Ｘより大きければ、マイクロコン
ピュータ１は、通常の動作状態に入り、ＳＲＡＭ２等の
内容、すなわち、バックアップされたデータ、たとえば
ＵＴＯＣ情報をチェックし、ＵＴＯＣ情報が正常ならば
このＵＴＯＣ情報を用いて、ユーザーが選択した動作を
実行する。
【００４０】一方、コンデンサＣ２の保持電圧が、ＳＲ
ＡＭ２のデータ保持保証電圧Ｘ以下の場合は、マイクロ
コンピュータ１は、ＳＲＡＭ２をイニシャライズする異
常処理を開始し、ＳＲＡＭ２にバックアップされたデー
タ、たとえばＵＴＯＣ情報を消去し、ＭＤのＵＴＯＣ情
報を読み直す。そして、読み直したＵＴＯＣ情報を使用
して、ユーザーが選択した動作を実行する。
ＡＭ２のデータ保持保証電圧Ｘ以下の場合は、マイクロ
コンピュータ１は、ＳＲＡＭ２をイニシャライズする異
常処理を開始し、ＳＲＡＭ２にバックアップされたデー
タ、たとえばＵＴＯＣ情報を消去し、ＭＤのＵＴＯＣ情
報を読み直す。そして、読み直したＵＴＯＣ情報を使用
して、ユーザーが選択した動作を実行する。
【００４１】以上の通り、本発明の実施の形態について
説明したが、本発明はこれに限らず、種々の変形、応用
が可能である。
説明したが、本発明はこれに限らず、種々の変形、応用
が可能である。
【００４２】たとえば、他の実施例として、図２に示す
ように、図１の回路と同一構成に加えて、マイクロコン
ピュータ１の出力ポートＣと、ベースが、出力ポートＣ
に抵抗Ｒ７を介して接続され、コレクタが、抵抗Ｒ８を
介してダイオードＤ２，Ｄ３に接続されると共に抵抗Ｒ
２に接続され、エミッタが接地されたスイッチング手段
としてのトランジスタＱ５とを備えた回路とすることが
できる。
ように、図１の回路と同一構成に加えて、マイクロコン
ピュータ１の出力ポートＣと、ベースが、出力ポートＣ
に抵抗Ｒ７を介して接続され、コレクタが、抵抗Ｒ８を
介してダイオードＤ２，Ｄ３に接続されると共に抵抗Ｒ
２に接続され、エミッタが接地されたスイッチング手段
としてのトランジスタＱ５とを備えた回路とすることが
できる。
【００４３】この構成では、図１の回路と同様に、スイ
ッチ素子Ｑ２のオン／オフ制御をＡＣ電源のオン／オフ
で行う。さらに、電源スイッチ５がオンされ、ＡＣ電源
がシステム電源回路３に供給された時に、すなわち主電
源オン時に、マイクロコンピュータ１は、上述のデータ
のチェック後、出力ポートＣからハイレベルの制御信号
を出力してトランジスタＱ５をオンにし、トランジスタ
Ｑ１をオフにし、スイッチ素子Ｑ２をオンさせておく。
これにより、コンデンサＣ２が、システム電源回路３の
ＤＣ電圧で充電され、主電源オンの間、コンデンサＣ２
の充電電圧は、コンデンサＣ１の充電電圧と等しくなっ
ている。したがって、ＡＣ電源がオフされた時、コンデ
ンサＣ２は、すでにコンデンサＣ１に並列接続されてい
るので、コンデンサＣ１の充電電圧に影響を与えること
はない。
ッチ素子Ｑ２のオン／オフ制御をＡＣ電源のオン／オフ
で行う。さらに、電源スイッチ５がオンされ、ＡＣ電源
がシステム電源回路３に供給された時に、すなわち主電
源オン時に、マイクロコンピュータ１は、上述のデータ
のチェック後、出力ポートＣからハイレベルの制御信号
を出力してトランジスタＱ５をオンにし、トランジスタ
Ｑ１をオフにし、スイッチ素子Ｑ２をオンさせておく。
これにより、コンデンサＣ２が、システム電源回路３の
ＤＣ電圧で充電され、主電源オンの間、コンデンサＣ２
の充電電圧は、コンデンサＣ１の充電電圧と等しくなっ
ている。したがって、ＡＣ電源がオフされた時、コンデ
ンサＣ２は、すでにコンデンサＣ１に並列接続されてい
るので、コンデンサＣ１の充電電圧に影響を与えること
はない。
【００４４】
【発明の効果】本発明による記録媒体の記録再生装置に
よれば、バックアップ用メモリを内蔵したマイクロコン
ピュータのみで、記録媒体のデータを適切にバックアッ
プするバックアップ回路を構成することができる。
よれば、バックアップ用メモリを内蔵したマイクロコン
ピュータのみで、記録媒体のデータを適切にバックアッ
プするバックアップ回路を構成することができる。
【図１】本発明による記録媒体の記録再生装置の実施の
形態を示す回路図である。
形態を示す回路図である。
【図２】本発明による記録媒体の記録再生装置の他の実
施例を示す回路図である。
施例を示す回路図である。
【図３】従来の記録媒体の記録再生装置の構成例を示す
回路図である。
回路図である。
１ マイクロコンピュータ ２ ＳＲＡＭ（バックアップ用メモリ） ３ システム電源回路（主電源） Ｃ１ コンデンサ（バックアップ電源） Ｃ２ コンデンサ Ｑ２ スイッチ素子 Ｑ４ トランジスタ（スイッチング手段）
Claims (2)
- 【請求項１】 主電源オフ時にバックアップ電源で動作
し、上記主電源オフ直前の記録媒体のデータを保存する
バックアップ用メモリを内蔵したマイクロコンピュータ
を有する記録媒体の記録再生装置であって、 上記データのバックアップ後の主電源オン時に、上記主
電源オン直前の上記バックアップ電源の電圧を保持する
コンデンサと、 上記バックアップ電源と上記コンデンサの間に接続さ
れ、上記主電源オフ時にオンとなりかつ上記主電源オン
時にオフとなるスイッチ素子とを備え、 上記マイクロコンピュータは、上記データのバックアッ
プ後の主電源オン時に、上記コンデンサの保持電圧を予
め決められたデータ保持保証電圧と比較して、上記保持
電圧が上記データ保持保証電圧より大きい場合は、上記
バックアップ用メモリに保存されたデータをチェック
し、上記データが正常ならば上記データを用いてその後
の処理を実行し、上記保持電圧が上記データ保持保証電
圧以下の場合は、上記バックアップ用メモリを初期化し
て、上記記録媒体のデータを読み直し、読み直した上記
データを使用して、その後の処理を実行することを特徴
とする記録媒体の記録再生装置。 - 【請求項２】 前記主電源オン時に、上記データのチェ
ック後、前記マイクロコンピュータの制御により前記ス
イッチ素子をオンにするスイッチング手段を備えたこと
を特徴とする請求項１記載の記録媒体の記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024591A JP2001216775A (ja) | 2000-02-02 | 2000-02-02 | 記録媒体の記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024591A JP2001216775A (ja) | 2000-02-02 | 2000-02-02 | 記録媒体の記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001216775A true JP2001216775A (ja) | 2001-08-10 |
Family
ID=18550550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000024591A Withdrawn JP2001216775A (ja) | 2000-02-02 | 2000-02-02 | 記録媒体の記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001216775A (ja) |
-
2000
- 2000-02-02 JP JP2000024591A patent/JP2001216775A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4907183A (en) | Battery powered computer system wherein a power supply is selectively shut off when a low battery power is detected | |
| JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
| US7787339B2 (en) | Reproducing position control circuit and reproducing system | |
| JP2001216775A (ja) | 記録媒体の記録再生装置 | |
| US20110291705A1 (en) | Electronic equipment and power supply control method | |
| JPH0827882B2 (ja) | 磁気ディスク装置のデータ保護回路 | |
| JPH06149483A (ja) | コンピュータシステム | |
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JPH0546488A (ja) | メモリカード装置 | |
| JPS6325423B2 (ja) | ||
| JP4655398B2 (ja) | バックアップ機能を備えた車両用制御装置 | |
| JPS5990279A (ja) | インタ−フエ−ス回路 | |
| KR920005336B1 (ko) | Cdp의 프로그램 백-업 방법 | |
| JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
| SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
| JPH0445136Y2 (ja) | ||
| JPH0514285B2 (ja) | ||
| JPH05298197A (ja) | メモリ装置およびそのデータ・バックアップ方法 | |
| JPH07226094A (ja) | 情報保持回路 | |
| JP2655766B2 (ja) | 情報カード | |
| JPH0229535Y2 (ja) | ||
| JPH0517082A (ja) | エレベータの制御装置 | |
| JPS6013353A (ja) | デイスクデ−タ再生装置 | |
| JP3140607B2 (ja) | 情報読み取り装置 | |
| JPS607555A (ja) | エラ−情報記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |