JP4655398B2 - バックアップ機能を備えた車両用制御装置 - Google Patents
バックアップ機能を備えた車両用制御装置 Download PDFInfo
- Publication number
- JP4655398B2 JP4655398B2 JP2001096749A JP2001096749A JP4655398B2 JP 4655398 B2 JP4655398 B2 JP 4655398B2 JP 2001096749 A JP2001096749 A JP 2001096749A JP 2001096749 A JP2001096749 A JP 2001096749A JP 4655398 B2 JP4655398 B2 JP 4655398B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- backup
- cpu circuit
- sdram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の属する技術分野】
本発明は、バックアップ機能を備えた車両用制御装置に係り、例えば車両用ナビゲーション装置に適用することができる。
【0002】
【従来の技術および発明が解決しようとする課題】
従来、車両用制御装置、例えば車両用ナビゲーション装置では、各種のデータをSDRAMに記憶させ、バックアップ時にはSDRAMをセルフリフレッシュ状態にしてデータを記憶保持させるようにしている。
【0003】
しかしながら、SDRAMは電源供給を受けてデータを記憶保持するものであるため、バックアップ時に数mAのバックアップ電流が流れてしまう。近年、車両用制御装置についてバックアップ電流を低減(例えば、1mA以下)にすることことが要求されている。
【0004】
本発明は上記問題に鑑みたもので、バックアップ電流を低減できるようにすることを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、電源供給を受けてデータを記憶保持する第1のメモリ(103)と、
電源供給がなくてもデータを記憶保持できる第2のメモリ(104)と、
車載バッテリ(10)からバッテリ電圧が供給されて動作し、制御処理を実行するとともに、その制御処理の実行に伴い前記第1のメモリ(103)に対してデータの読み出しおよび書き込みを行い、動作終了時に前記第1のメモリ(103)のデータを前記第2のメモリ(104)に書き込む制御を行う主制御手段(101)と、
前記主制御手段(101)から前記第2のメモリ(104)への書き込み完了の通知を受けると、前記第2のメモリ(104)でデータのバックアップを行っていることを記憶するとともに、前記第1のメモリ(103)への電源供給を遮断し、また前記第2のメモリ(104)への書き込み中に前記バッテリ電圧が低下したことを検出すると、バックアップ用電源手段(107)から前記第1のメモリ(103)に電源供給を行って前記第1のメモリ(103)でデータのバックアップができるようにし、かつ前記第1のメモリ(103)でデータのバックアップを行っていることを記憶するバックアップ制御手段(105)とを備え、
前記主制御手段(101)は、起動時に前記バックアップ制御手段(105)から前記第1、第2のメモリ(103、104)のいずれでデータのバックアップを行っているかの通知を受け、前記第2のメモリ(104)でデータのバックアップを行っているときには、前記第2のメモリ(104)に記憶されているデータを前記第1のメモリ(103)に書き込んで前記制御処理を開始し、前記第1のメモリ(103)でデータのバックアップを行っているときには、前記第1のメモリ(103)に記憶されているデータをそのまま用いて前記制御処理を開始することを特徴としている。
【0006】
この発明によれば、主制御手段(101)の動作終了時に、第1のメモリ(103)のデータを、電源供給がなくてもデータを記憶保持できる第2のメモリ(104)に書き込んでバックアップを行うようにしているから、バックアップ電流を零にすることができる。
【0007】
また、第2のメモリ(104)への書き込み中にバッテリ電圧が低下したことを検出すると、第1のメモリ(103)でデータのバックアップを行うようにしているから、バッテリ電圧低下時でもバックアップを行うことができる。
【0008】
また、バックアップ制御手段(105)が第1、第2のメモリ(103、104)のいずれでデータのバックアップを行っているかを記憶しているため、主制御手段(101)は、その起動時に、第2のメモリ(104)でバックアップしているときには第2のメモリ(104)に記憶されているデータを第1のメモリ(103)に書き込んで制御処理を開始し、第1のメモリ(103)でバックアップしているときには第1のメモリ(103)に記憶されているデータをそのまま用いて制御処理を開始することができ、第1、第2のメモリ(103、104)のいずれでバックアップを行っていても主制御手段(101)の作動を適正に行わせることができる。
【0009】
なお、上記した第1のメモリ(103)としてはSDRAMを用い、第2のメモリ(104)としてはフラッシュROMを用いることができる。この場合、記憶保持するデータが大容量であってもそのバックアップを適正に行うことができる。
【0010】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0011】
【発明の実施の形態】
図1に、本発明の一実施形態に係る車両用ナビゲーション装置の構成を示す。
なお、図1には、車両用ナビゲーション装置のうち以下に説明するバックアップに関係する部分の構成のみが示されている。
【0012】
車両用ナビゲーション装置におけるECU(制御装置)100は、主CPU回路101、プログラムROM102、SDRAM103、フラッシュROM104、バックアップ制御用CPU回路105、主CPU回路用電源装置106、バックアップ回路用電源装置107、スイッチ(例えば、半導体スイッチで構成されたもの)108〜110、ゲート回路111、ダイオード112、およびコンデンサ113を備えている。
【0013】
このECU100には、車載のバッテリ10からバッテリ電圧(図において+Bで示す)が供給され、またアクセサリ(Acc)スイッチ11を介した電圧信号も供給されるようになっている。
【0014】
主CPU回路101は、プログラムROM102に記録されたプログラムに従ってナビゲーションに関する制御処理を実行し、その制御処理の実行に伴ってSDRAM103に記憶されたデータの読み出しおよび書き込みを行う。
【0015】
SDRAM103は、セルフリフレッシュ状態を繰り返すことによってデータを記憶保持するもので、主CPU回路101の制御処理に必要な種々のデータを記憶する。
【0016】
フラッシュROM104は、一度データが書き込まれると電源が切れてもデータを保持し、再度通電されたときに書き込まれたデータの読み出しを行うことができるもので、主CPU回路101によってデータの書き込みおよび消去が制御される。このフラッシュROM104にデータを書き込む場合、書き込みに数μs/バイトの時間がかかるため、数Mバイトのデータを書き込むときには、数十秒の時間が必要となる。
【0017】
バックアップ制御用CPU回路105は、スイッチ108〜110のオン/オフ制御、主CPU回路101の起動制御、主CPU回路101のSDRAM103へのアクセス可/不可の制御、およびSDRAM103からフラッシュROM104にデータを移し替えるバックアップ制御などを行う。このような制御を行うため、バックアップ制御用CPU回路105は、P0端子〜P6端子を有している。P0端子はスイッチ108をオン/オフ制御するためのものであり、P1端子はバッテリ電圧を検出するためのものであり、P2端子はAccスイッチ11のオン/オフ状態を検出するためのものであり、P3端子はスイッチ109をオン/オフ制御するためのものであり、P4端子はスイッチ110をオン/オフ制御するためのものであり、P5端子は主CPU回路101と送受信を行うためのものであり、端子P6はゲート111を制御するためのものである。このバックアップ制御用CPU回路105は、CMOSで構成されており、動作停止時に動作用クロックを停止し、バックアップ回路用電源装置107からバイアス電圧の供給を受けてその状態を保つように構成されている。
【0018】
スイッチ108は、主CPU回路101などに電源供給を行うための電源スイッチである。
【0019】
スイッチ109、110は、SDRAM103の電源切換スイッチである。DRAM回路103がセルフリフレッシュ状態でデータを保持するときには、スイッチ109がオン、スイッチ110がオフして、バックアップ回路用電源装置107からDRAM回路103に電流が供給され、またSDRAM103の動作中は、大電流が必要であるため、スイッチ109がオフ、スイッチ110がオンして、主CPU回路用電源装置106からDRAM回路103に電流が供給される。
【0020】
ゲート回路111は、バックアップ制御用CPU回路105のP6端子の信号により主CPU回路101によるSDRAM103へのアクセスを可あるいは不可にするもので、P6端子の信号がハイレベルのとき主CPU回路101によるアクセスを可能とし、P6端子の信号がローレベルのとき主CPU回路101によるアクセスを不可とする。
【0021】
ダイオード112は、逆接防止用のもので、バッテリ電圧が低下したときにコンデンサ113に充電された電荷が図示しない他の車載機器に流れないようにするために設けられている。
【0022】
上記した構成において、バックアップ時のバックアップ制御用CPU回路105と主CPU回路101の処理を、図2〜図4に示すフローチャートを参照して説明する。
【0023】
バックアップ制御用CPU回路105は、Accスイッチ11がオンすることによって動作を開始し、まずスイッチ108をオンさせる(ステップ101)。このことにより、主CPU回路用電源装置106にバッテリ電圧が供給される。次に、主CPU回路用電源装置106の出力電圧が規定電圧になるに十分な時間が経過したか否かを判定する(ステップ102)。その時間が経過したことを判定すると、スイッチ109をオフ、スイッチ110をオンさせる(ステップ103)。その結果、SDRAM103に主CPU回路用電源装置106から電流が供給される。
【0024】
この後、主CPU回路101のリセットを解除する(ステップ104)。このことにより、主CPU回路101がリスタートし、起動したことをバックアップ制御用CPU回路105に通知する(ステップ201)。バックアップ制御用CPU回路105では、その通知を受けて、前回のバックアップ状態、すなわちフラッシュROM104でデータをバックアップしているのか、SDRAM103でデータをバックアップしているのかを主CPU回路101に通知するとともに、P6端子の信号をハイレベルにして主CPU回路101によるSDRAM103へのアクセスを可能にする(ステップ105)。
【0025】
主CPU回路101では、通知された前回のバックアップ状態に基づき、フラッシュROM104でデータをバックアップしている場合には、フラッシュROM104のデータをSDRAM103にコピーする(ステップ203)。そして、プログラムROM102に記憶されたプログラムに従って制御処理の実行を開始する(ステップ205)。また、SDRAM103でデータをバックアップしている場合には、そのままステップ205の制御処理を開始する。また、初回あるいはエラー発生時にはSDRAM103のデータを初期化し(ステップ204)、この後、ステップ205の制御処理を開始する。
【0026】
一方、バックアップ制御用CPU回路105では、Accスイッチ11がオフしたか否かの判定(ステップ106)およびバッテリ電圧が低下したか否かの判定(ステップ107)を繰り返し行っている。
【0027】
Accスイッチ11がオフすると、バックアップ制御用CPU回路105は、図3に示すように、Accスイッチ11がオフしたことを主CPU回路101に通知する(ステップ108)。主CPU回路101では、その通知を受けて、SDRAM103のデータをフラッシュROM104に書き込む(ステップ206)。そして、必要なデータの書き込みが完了したか否かを判定し(ステップ207)、書き込みが完了したことを判定すると、書き込み完了をバックアップ制御用CPU回路105に通知する(ステップ208)。
【0028】
バックアップ制御用CPU回路105では、その書き込み完了の通知を受けるまで、バッテリ電圧が低下したか否かの判定(ステップ109)と書き込み完了の通知を受けたか否かの判定(ステップ110)を繰り返し行っている。そして、書き込み完了の通知を受けると、フラッシュROM104でデータをバックアップしていることを記憶し(ステップ111)、スイッチ108をオフ、スイッチ109をオフ、スイッチ110をオンさせる(ステップ112)。この後、動作停止する。すなわち、動作用クロックを停止し、バックアップ回路用電源装置107からバイアス電圧の供給を受けてその状態を保つようになる。
【0029】
なお、フラッシュROM104にデータを書き込む場合、書き込みに数μs/バイトの時間がかかり、数Mバイトのデータを書き込むには、数十秒の時間が必要となる。このため、書き込みが完了する前にバッテリ電圧が一時的に低下することがある。例えば、エンジン始動する際にAccスイッチ11を繰り返しオンオフし、そのときにバッテリ電圧が一時的に低下する場合などである。バッテリ電圧が低下すると、SDRAM103からフラッシュROM104へのデータの書き込み動作を継続させることができない。
【0030】
そこで、バックアップ制御用CPU回路105が、主CPU回路101から書き込み完了の通知を受ける前にバッテリ電圧が低下したことステップ109で判定すると、図4に示すように、バッテリ電圧が低下したことを主CPU回路101に通知する(ステップ113)。主CPU回路101では、SDRAM103のデータをフラッシュROM104に待避中であるとその処理を中断させ(ステップ209)、必要なデータをSDRAM103に待避しSDRAM103をリフレッシュ状態にする(ステップ210)。そしてバックアップ可能状態になったことをバックアップ制御用CPU回路105に通知する(ステップ211)。
【0031】
バックアップ制御用CPU回路105では、その通知を受けて待避が完了したことをステップ114にて判定すると、P6端子の信号をローレベルにしてSDRAM103を主CPU回路101から切り離す(ステップ115)。そして、SDRAM103でデータをバックアップしていることを記憶し(ステップ116)、スイッチ109をオン、スイッチ110をオフさせ、スイッチ108をオフさせる(ステップ117)。この後、動作停止する。このことにより、SDRAM103にバックアップ回路用電源装置107から電流が供給されてSDRAM103でデータが記憶保持される。
【0032】
なお、バッテリ電圧が一時的に低下し、バッテリ電圧が直ぐに復帰したときには、図2のステップ118に移行し、Accスイッチ11がオンしていれば、ステップ101移行の処理に進み、上記したAccスイッチ11オン時の処理を再開する。また、Accスイッチ11がオフしていれば、動作を停止する。この場合、SDRAM103か、あるいはフラッシュROM104で、データのバックアップが継続される。
【0033】
上記した実施形態によれば、Accスイッチ11がオフすると、SDRAM103からフラッシュROM104にデータを移し替えて、フラッシュROM104でデータのバックアップを行う。フラッシュROM104は、一度データが書き込まれると電源が切れてもデータを保持するものであるので、バックアップ電流を零にすることができる。また、フラッシュROM104へのデータ書き込み中にバッテリ電圧が低下すると、SDRAM103でデータをバックアップするようにしているので、バッテリ電圧が低下したときでもデータをバックアップすることができる。
【0034】
なお、上記した実施形態では、電源供給によってデータを保持するメモリとしてSDRAMを用いるものを示したが、他のタイプのメモリを用いてもよい。また、電源が切れてもデータを保持するメモリとしてフラッシュROMを用いるものを示したが、他のタイプのメモリ、例えばEEPROMを用いてもよい。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る車両用ナビゲーション装置の構成を示す図である。
【図2】バックアップ時のバックアップ制御用CPU回路105と主CPU回路101の処理を示すフローチャートである。
【図3】Accスイッチオフ時のバックアップ制御用CPU回路105と主CPU回路101の処理を示すフローチャートである。
【図4】バッテリ電圧低下時のバックアップ制御用CPU回路105と主CPU回路101の処理を示すフローチャートである。
【符号の説明】
10…バッテリ、11…Accスイッチ、100…ECU、
101…主CPU回路、102…プログラムROM、103…SDRAM、
104…フラッシュROM、105…バックアップ制御用CPU回路、
106…主CPU回路用電源装置、107…バックアップ回路用電源装置、
108〜110…スイッチ、111…ゲート回路、112…ダイオード、
113…コンデンサ113。
Claims (1)
- 電源供給を受けてデータを記憶保持する第1のメモリ(103)と、
電源供給がなくてもデータを記憶保持できる第2のメモリ(104)と、
車載バッテリ(10)からバッテリ電圧が供給されて動作し、制御処理を実行するとともに、その制御処理の実行に伴い前記第1のメモリ(103)に対してデータの読み出しおよび書き込みを行い、動作終了時に前記第1のメモリ(103)のデータを前記第2のメモリ(104)に書き込む制御を行う主制御手段(101)と、
前記主制御手段(101)から前記第2のメモリ(104)への書き込み完了の通知を受けると、前記第2のメモリ(104)でデータのバックアップを行っていることを記憶するとともに、前記第1のメモリ(103)への電源供給を遮断し、また前記第2のメモリ(104)への書き込み中に前記バッテリ電圧が低下したことを検出すると、バックアップ用電源手段(107)から前記第1のメモリ(103)に電源供給を行って前記第1のメモリ(103)でデータのバックアップができるようにし、かつ前記第1のメモリ(103)でデータのバックアップを行っていることを記憶するバックアップ制御手段(105)とを備え、
前記主制御手段(101)は、起動時に前記バックアップ制御手段(105)から前記第1、第2のメモリ(103、104)のいずれでデータのバックアップを行っているかの通知を受け、前記第2のメモリ(104)でデータのバックアップを行っているときには、前記第2のメモリ(104)に記憶されているデータを前記第1のメモリ(103)に書き込んで前記制御処理を開始し、前記第1のメモリ(103)でデータのバックアップを行っているときには、前記第1のメモリ(103)に記憶されているデータをそのまま用いて前記制御処理を開始することを特徴とするバックアップ機能を備えた車両用制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001096749A JP4655398B2 (ja) | 2001-03-29 | 2001-03-29 | バックアップ機能を備えた車両用制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001096749A JP4655398B2 (ja) | 2001-03-29 | 2001-03-29 | バックアップ機能を備えた車両用制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002297459A JP2002297459A (ja) | 2002-10-11 |
JP4655398B2 true JP4655398B2 (ja) | 2011-03-23 |
Family
ID=18950631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001096749A Expired - Fee Related JP4655398B2 (ja) | 2001-03-29 | 2001-03-29 | バックアップ機能を備えた車両用制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4655398B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5099317B2 (ja) * | 2007-05-17 | 2012-12-19 | 村田機械株式会社 | 電子機器 |
JP5077385B2 (ja) | 2010-04-15 | 2012-11-21 | 株式会社デンソー | 車両用ナビゲーション装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553932A (ja) * | 1991-08-29 | 1993-03-05 | Hitachi Ltd | コントローラのメモリ制御システム及びそのメモリ制 御方法 |
JPH09288646A (ja) * | 1996-04-23 | 1997-11-04 | Nec Shizuoka Ltd | 携帯型情報処理システムのフラッシュ・メモリの データ記録装置 |
JPH09330278A (ja) * | 1996-06-11 | 1997-12-22 | Sony Corp | メモリバックアップ装置、メモリバックアップ方法、および、音声・映像データ記録・再生装置 |
JPH10161781A (ja) * | 1996-11-29 | 1998-06-19 | Hitachi Ltd | 情報処理装置のデータ消失防止方式 |
-
2001
- 2001-03-29 JP JP2001096749A patent/JP4655398B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553932A (ja) * | 1991-08-29 | 1993-03-05 | Hitachi Ltd | コントローラのメモリ制御システム及びそのメモリ制 御方法 |
JPH09288646A (ja) * | 1996-04-23 | 1997-11-04 | Nec Shizuoka Ltd | 携帯型情報処理システムのフラッシュ・メモリの データ記録装置 |
JPH09330278A (ja) * | 1996-06-11 | 1997-12-22 | Sony Corp | メモリバックアップ装置、メモリバックアップ方法、および、音声・映像データ記録・再生装置 |
JPH10161781A (ja) * | 1996-11-29 | 1998-06-19 | Hitachi Ltd | 情報処理装置のデータ消失防止方式 |
Also Published As
Publication number | Publication date |
---|---|
JP2002297459A (ja) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20030059176A (ko) | 차량 탑재용 정보기기 | |
US7085946B2 (en) | Backup memory control unit with reduced current consumption having normal self-refresh and unsettled modes of operation | |
JP4655398B2 (ja) | バックアップ機能を備えた車両用制御装置 | |
JP3113486B2 (ja) | Cpuシステム | |
JP2001322515A (ja) | 車両用暗電流低減方法および装置 | |
JP2005327210A (ja) | 電子装置 | |
US6731563B1 (en) | Data backup device and step-up/step-down power supply | |
JPH1153271A (ja) | 車両用ナビゲーション装置 | |
US6949409B2 (en) | Register setting method and semiconductor device | |
JPH11353064A (ja) | 携帯情報端末装置 | |
JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
JPH11149419A (ja) | データバックアップ方法および装置 | |
JP2003330580A (ja) | 車載機器 | |
JP4079553B2 (ja) | 不揮発性メモリ装置および画像形成装置 | |
JP2003241863A (ja) | 電子装置 | |
JP2019185398A (ja) | 車載装置 | |
WO2023139977A1 (ja) | データ保存方法、データ保存システム及びデータ保存プログラム | |
JP2000222290A (ja) | バックアップメモリ装置とそのメモリ方法 | |
JP2006218969A (ja) | 車載電子制御装置 | |
JPH0728712A (ja) | 記憶装置 | |
JP2004062406A (ja) | 車載制御ネットワーク装置 | |
JP2001056226A (ja) | ナビゲーション装置 | |
JPH08205424A (ja) | バックアップ給電回路 | |
JP2007071079A (ja) | 車両の電子制御装置 | |
WO2013140570A1 (ja) | 車載機器、データ保存方法及びデータ保存プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |