JPS6063965A - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS6063965A JPS6063965A JP15827184A JP15827184A JPS6063965A JP S6063965 A JPS6063965 A JP S6063965A JP 15827184 A JP15827184 A JP 15827184A JP 15827184 A JP15827184 A JP 15827184A JP S6063965 A JPS6063965 A JP S6063965A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- layer
- junction
- emitter layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 230000005855 radiation Effects 0.000 claims abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000006073 displacement reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 101000995861 Arabidopsis thaliana Regulatory protein NPR1 Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はサイリスタに係り、特にスイッチング性能の
向上を計ったサイリスタに関するものである。
向上を計ったサイリスタに関するものである。
サイリスタはｄｉ／（ｌｔ耐量を向上させたり、ターン
オン損失を減じ、ターンオンひろがりを速くして、パル
ス通電能力あるいは高周波通電能力を高めるために補助
サイリスタ構造を導入してターンオン増幅機能をもたせ
る方式がしばしば用いられている。
オン損失を減じ、ターンオンひろがりを速くして、パル
ス通電能力あるいは高周波通電能力を高めるために補助
サイリスタ構造を導入してターンオン増幅機能をもたせ
る方式がしばしば用いられている。
第１図は補助サイリスタを有するサイリスタの代表的−
例を断面とともに示す模式斜視図である０このサイリス
タ（１）は、Ｐ形の第１エミツタ（Ｐ、）層（２）、Ｎ
形の第１ベース（ＮＢ）層（３）およびＰ形の第２ベー
ス（Ｐ、）ＩＭ（４）が１１０次形成されたサイリスタ
ウェーハ（５）をもって構成され、ＰＢ層（４）の表面
部には環状にＮ形の第２エミツタ（Ｎ７）層（６）と、
その環状の内側に小環状にＮ形の第３エミッタ層（７）
とが形成されている。そして、サイリスタウェーハ）（
５）のＮｌ１層（６）側の第１の主面（８）上には上記
Ｎｗ ｒ＠ （６１に電気的に接続されたカソード電極
（９）と、第３エミッタ層（７）およびその外周のＰＢ
層（４）にわたって電気的に接続さ力、た補助サイリス
タ′ｒ！を極（ｌｔ６と、上記第３エミッタ層（７）に
囲まれた部分のＰＢ層（４）に電気的に接続された制ｆ
ｆｌ ？Ｋ ４ｋ ｌ’ｌｌ）とが形成さね、サイリス
タウェーハ（５）のＰＢＩｆｊ １２）側の第２の主面
（１２上には、このＰＢ層脅（２）に電気的に接続して
アノード電極（１埠が形成されているＯそして、カソー
ド電極（９）、制御車＜＝ （ｕ＞およびアノード醒極
０擲からはそれぞれカソード７１℃極喘子に１制御雷極
端子Ｇおよびアノード電極端子Ａ（以下それぞシ１．ｒ
ＫＪ、ｒＧＪおよび「Ａ」と略省する。）が引出されて
いる。このサイリスタウェーハ（５）はＮ８層（６）に
対応する環状部分からなる主サイリスタ領域（Ｉ）とこ
れに囲ｔｈだ補助サイリスタ領域α）とにわけられる。
例を断面とともに示す模式斜視図である０このサイリス
タ（１）は、Ｐ形の第１エミツタ（Ｐ、）層（２）、Ｎ
形の第１ベース（ＮＢ）層（３）およびＰ形の第２ベー
ス（Ｐ、）ＩＭ（４）が１１０次形成されたサイリスタ
ウェーハ（５）をもって構成され、ＰＢ層（４）の表面
部には環状にＮ形の第２エミツタ（Ｎ７）層（６）と、
その環状の内側に小環状にＮ形の第３エミッタ層（７）
とが形成されている。そして、サイリスタウェーハ）（
５）のＮｌ１層（６）側の第１の主面（８）上には上記
Ｎｗ ｒ＠ （６１に電気的に接続されたカソード電極
（９）と、第３エミッタ層（７）およびその外周のＰＢ
層（４）にわたって電気的に接続さ力、た補助サイリス
タ′ｒ！を極（ｌｔ６と、上記第３エミッタ層（７）に
囲まれた部分のＰＢ層（４）に電気的に接続された制ｆ
ｆｌ ？Ｋ ４ｋ ｌ’ｌｌ）とが形成さね、サイリス
タウェーハ（５）のＰＢＩｆｊ １２）側の第２の主面
（１２上には、このＰＢ層脅（２）に電気的に接続して
アノード電極（１埠が形成されているＯそして、カソー
ド電極（９）、制御車＜＝ （ｕ＞およびアノード醒極
０擲からはそれぞれカソード７１℃極喘子に１制御雷極
端子Ｇおよびアノード電極端子Ａ（以下それぞシ１．ｒ
ＫＪ、ｒＧＪおよび「Ａ」と略省する。）が引出されて
いる。このサイリスタウェーハ（５）はＮ８層（６）に
対応する環状部分からなる主サイリスタ領域（Ｉ）とこ
れに囲ｔｈだ補助サイリスタ領域α）とにわけられる。
さて、このサイリスタ（１）のターンオン◆スイッチン
グ動作は周知のように、Ａ−に間にＡ側を正極性とする
電圧が印加された状態で、Ｇ−に間にＧ側を正極性とす
る電圧を印加すると、Ｇ−に間に制御電流ｉ。が流れ、
２８層（２）、ＮＢ層（３）、ＰＢ層（４）およびＷ３
エミッタ層（７）の４層からなる補助サイリスタ領域（
Ｎ）がターンオンして、Ａ−アノード電極（１浄−ｐＭ
層＋２１− ＮＢ層（３１−ＰＢ層（４）−第３エミツ
２層（７）−補助サイリスタ電極Ｑｌｉ！ −Ｐ、層（
４１−Ｎ。
グ動作は周知のように、Ａ−に間にＡ側を正極性とする
電圧が印加された状態で、Ｇ−に間にＧ側を正極性とす
る電圧を印加すると、Ｇ−に間に制御電流ｉ。が流れ、
２８層（２）、ＮＢ層（３）、ＰＢ層（４）およびＷ３
エミッタ層（７）の４層からなる補助サイリスタ領域（
Ｎ）がターンオンして、Ａ−アノード電極（１浄−ｐＭ
層＋２１− ＮＢ層（３１−ＰＢ層（４）−第３エミツ
２層（７）−補助サイリスタ電極Ｑｌｉ！ −Ｐ、層（
４１−Ｎ。
層（６）−力ソード電極（９） −Ｋの径路を通って、
制御電流１゜０１０倍以上の補助サイリスタ電流ＩＡが
流れ、この電流ＩＡによって、主サイリスタ領域（＋）
がターンオンして、Ａ−アノード電極０３− Ｐ、１Ｊ
Ｎ（２）−ＮＢ層（３） −ＰＢ層音（４）−Ｎ、層（
６）−力ソード電極（９１−にの径路に主サイリスタ電
流ｊＭが流れる〇このように、制御電流１゜が増幅され
て補助サイリスタ電流１Ａとなり、これが主サイリスタ
領域（１）をターンオンするので、初期ターンオン領域
が環状の第３エミッタ層（７）の内側接合面（１りの近
傍から、環状のＩＪＥ 層（６）の内側接合面（ｉｎの
近傍へ急速にひろげられ、上述したようにこのサイリス
タ（１）のターンオン・スイッチング性能が著しく改善
される。
制御電流１゜０１０倍以上の補助サイリスタ電流ＩＡが
流れ、この電流ＩＡによって、主サイリスタ領域（＋）
がターンオンして、Ａ−アノード電極０３− Ｐ、１Ｊ
Ｎ（２）−ＮＢ層（３） −ＰＢ層音（４）−Ｎ、層（
６）−力ソード電極（９１−にの径路に主サイリスタ電
流ｊＭが流れる〇このように、制御電流１゜が増幅され
て補助サイリスタ電流１Ａとなり、これが主サイリスタ
領域（１）をターンオンするので、初期ターンオン領域
が環状の第３エミッタ層（７）の内側接合面（１りの近
傍から、環状のＩＪＥ 層（６）の内側接合面（ｉｎの
近傍へ急速にひろげられ、上述したようにこのサイリス
タ（１）のターンオン・スイッチング性能が著しく改善
される。
このような補助サイリスタ機能をさらに大きくするため
の他のサイリスタ構造例を第２図に示す。
の他のサイリスタ構造例を第２図に示す。
この例のサイリスタ（１ａ）では、補助サイリスタ電極
（ｌｏａ）がカソード電ｔｉ（９ａ）の中に指状に入り
込んだ形状になり、環状のＮＢ層（６ａ）の内側接合面
（１５ａ）は１把指状の形に沿って長く設けられている
。従って ＃ｉ’、１１図について説明した初期ターン
オン領域がこの指状の形に沿って広くなるので、ターン
オン・スイッチング性能はｇ７１図の構造のものに比し
て一層向上する。
（ｌｏａ）がカソード電ｔｉ（９ａ）の中に指状に入り
込んだ形状になり、環状のＮＢ層（６ａ）の内側接合面
（１５ａ）は１把指状の形に沿って長く設けられている
。従って ＃ｉ’、１１図について説明した初期ターン
オン領域がこの指状の形に沿って広くなるので、ターン
オン・スイッチング性能はｇ７１図の構造のものに比し
て一層向上する。
しかし、このようなｈｉ助ザイリスク機能を有するサイ
リスタではターンオフ時に次に述べるような問題を生じ
る。第３図はサイリスタのターンオフ時の電流電圧波形
−で、時刻ｔ。から時刻ｔ＋寸でのあいだ、Ａ−に間に
電流（ピーク値Ｉ、）を流し、時刻ｔ１で外部回路で転
流を行い、時刻ｔ２でオン電流をしゃ断すると、サイリ
スタには逆電圧■、が印加される。つぎに、外部回路に
よって時刻ｔ３からオフ電圧（上昇率ａｖ／ａｔ 、ピ
ーク値ｖ、 ）を印加する。このとき、逆電圧印加時間
Ｔ。が充分長ければ、サイリスタはオフ状態を維持し、
ターンオフ・スイッチング動作は達成するが、時間Ｔｏ
が所定時間Ｔ、より短い場合は、サイリスタはターンオ
フを失敗してオフ状態に入らない。このターンオフ・ス
イッチング動作に必秒な所定時間Ｔ をターンオフ時間
と呼んでいる。ところで、オフ電圧上昇ｉａｖ／ａｔは
サイリスタを応用するに肖って回路の簡素化、小形朝刊
、化のだめにも、高くすることが望ましい。しかし、こ
の上昇率ｄＶ／ｄｔの値が１００Ｖ／μＳ以上になると
、ターンオフ時間Ｔが長くなるという問題があり、しか
も、前述したような、補助サイリスタ構造を有するサイ
リスタでは、ターンオフ時間Ｔ、のオフ電圧上昇率ｄｖ
／（ｉｔへの依存性が一層強いことが判った。第４図の
実線曲線はこの依存性の一例を示す特性曲線である。
リスタではターンオフ時に次に述べるような問題を生じ
る。第３図はサイリスタのターンオフ時の電流電圧波形
−で、時刻ｔ。から時刻ｔ＋寸でのあいだ、Ａ−に間に
電流（ピーク値Ｉ、）を流し、時刻ｔ１で外部回路で転
流を行い、時刻ｔ２でオン電流をしゃ断すると、サイリ
スタには逆電圧■、が印加される。つぎに、外部回路に
よって時刻ｔ３からオフ電圧（上昇率ａｖ／ａｔ 、ピ
ーク値ｖ、 ）を印加する。このとき、逆電圧印加時間
Ｔ。が充分長ければ、サイリスタはオフ状態を維持し、
ターンオフ・スイッチング動作は達成するが、時間Ｔｏ
が所定時間Ｔ、より短い場合は、サイリスタはターンオ
フを失敗してオフ状態に入らない。このターンオフ・ス
イッチング動作に必秒な所定時間Ｔ をターンオフ時間
と呼んでいる。ところで、オフ電圧上昇ｉａｖ／ａｔは
サイリスタを応用するに肖って回路の簡素化、小形朝刊
、化のだめにも、高くすることが望ましい。しかし、こ
の上昇率ｄＶ／ｄｔの値が１００Ｖ／μＳ以上になると
、ターンオフ時間Ｔが長くなるという問題があり、しか
も、前述したような、補助サイリスタ構造を有するサイ
リスタでは、ターンオフ時間Ｔ、のオフ電圧上昇率ｄｖ
／（ｉｔへの依存性が一層強いことが判った。第４図の
実線曲線はこの依存性の一例を示す特性曲線である。
ナして、この依存特性において、補助サイリスタ領域（
Ｉりの面積（第２図の場合は指状部分をも含む）の主サ
イリスタ領域（１）の面積に対する比が大きくなると、
高いｄＶ／ｄｔ値でのターンオフ時間Ｔ。
Ｉりの面積（第２図の場合は指状部分をも含む）の主サ
イリスタ領域（１）の面積に対する比が大きくなると、
高いｄＶ／ｄｔ値でのターンオフ時間Ｔ。
が長くなることが実鹸的に判明した。第５図の実線曲線
はターンオフ時間Ｔ、と上記面積比との関係を示す特性
曲線である。こｈによれば、例えば補助サイリスタ領域
（…）の面積を主サイリスタ領域（１）の面積の２０％
にしてターンオン・スイッチング詩情−を高めた（ａｘ
／ｄｔ耐量： １００ＯＡ／μＳ以上）サイリスタでは
、面Ｊｆ↑比が５チの場合に比して、ｄｖ／ａｔが４０
ｏｖ／μ日というように高いときのターンオフ時間が
１５μＳ程度も長くなるという欠点があった。なお、詑
４．４ Ｓ第５図とも外径４０ｍｍ 、耐圧１５００Ｖ
級のサイリスクについて測定したものである。
はターンオフ時間Ｔ、と上記面積比との関係を示す特性
曲線である。こｈによれば、例えば補助サイリスタ領域
（…）の面積を主サイリスタ領域（１）の面積の２０％
にしてターンオン・スイッチング詩情−を高めた（ａｘ
／ｄｔ耐量： １００ＯＡ／μＳ以上）サイリスタでは
、面Ｊｆ↑比が５チの場合に比して、ｄｖ／ａｔが４０
ｏｖ／μ日というように高いときのターンオフ時間が
１５μＳ程度も長くなるという欠点があった。なお、詑
４．４ Ｓ第５図とも外径４０ｍｍ 、耐圧１５００Ｖ
級のサイリスクについて測定したものである。
とこで、ターンオフ時間Ｔ のｄｖ／ｄ を依存性につ
いて若干の考察を加える。第１ ［ｇ＋において、ター
ンオフ時に電圧上昇率ｄ ｖ／ｄ ｔのオフ電圧が印加
されると、主サイリスク領域（１）ではＮＢ層（３１、
ｐＢ層（４）中の蓄積キャリアによる電流ｉｒと、ＮＢ
層（３）とＰＢ層（４）との間の接合Ｊ２による斐位宙
流ｊ。、とカ流しる。一方、補助サイリスタ領域（ＩＩ
）では、主として接合Ｊ２による変位電流〕ｉが流れる
。この変位電流１．３は補助サイリスク電極００）から
ＰＢｌｌ）を経由してＮＢ層（６）の内側接合面（以下
１−Ｎ、接合」という）０→へ流入する。従って、補助
サイリスタ領域１）の面積が大きくなると、それに比例
して変位電流１５が大きくなり、１へ接合ＱＩ１９の近
傍の注入電流を増大させ、この部分で主サイリスタがタ
ーンオン条件を満足させられるようになり、ターンオフ
の完成に失敗する。
いて若干の考察を加える。第１ ［ｇ＋において、ター
ンオフ時に電圧上昇率ｄ ｖ／ｄ ｔのオフ電圧が印加
されると、主サイリスク領域（１）ではＮＢ層（３１、
ｐＢ層（４）中の蓄積キャリアによる電流ｉｒと、ＮＢ
層（３）とＰＢ層（４）との間の接合Ｊ２による斐位宙
流ｊ。、とカ流しる。一方、補助サイリスタ領域（ＩＩ
）では、主として接合Ｊ２による変位電流〕ｉが流れる
。この変位電流１．３は補助サイリスク電極００）から
ＰＢｌｌ）を経由してＮＢ層（６）の内側接合面（以下
１−Ｎ、接合」という）０→へ流入する。従って、補助
サイリスタ領域１）の面積が大きくなると、それに比例
して変位電流１５が大きくなり、１へ接合ＱＩ１９の近
傍の注入電流を増大させ、この部分で主サイリスタがタ
ーンオン条件を満足させられるようになり、ターンオフ
の完成に失敗する。
この発明は前述の従来装置の欠点と上記考Ｖに鑑みてな
されたもので、ＮＮ接合（ｌυのキャリア注入効率を第
３エミッタ層（７）の内側接合面（以１１−第３エミッ
タ接合」という）（１４）のそれより小さくすることに
よって、補助サイリスクによる増幅機能を損なうことな
く、ターンオフ時間に対するオフ電圧上昇率の影響の小
さいサイリスタを実現することを目的とするものである
。
されたもので、ＮＮ接合（ｌυのキャリア注入効率を第
３エミッタ層（７）の内側接合面（以１１−第３エミッ
タ接合」という）（１４）のそれより小さくすることに
よって、補助サイリスクによる増幅機能を損なうことな
く、ターンオフ時間に対するオフ電圧上昇率の影響の小
さいサイリスタを実現することを目的とするものである
。
すなわち、この発明では、まずサイリスタウェーハ（５
）を準備し、Ｎ、接合αＱの主面に）へ露出している部
分ＫＷ、子線やガンマ線などの放射線を照射して、−上
記Ｎ６接合Ｏｂのキャリア注入効率を低下させて所望の
特性のサイリスタが得られた。
）を準備し、Ｎ、接合αＱの主面に）へ露出している部
分ＫＷ、子線やガンマ線などの放射線を照射して、−上
記Ｎ６接合Ｏｂのキャリア注入効率を低下させて所望の
特性のサイリスタが得られた。
このようにして得られブこ実施例サイリスタのターンオ
フ時間Ｔ のオフ？に圧上昇率ｄｖ／ｄｔ依存性を第４
図に破線で示す。第４図に実線で示した従来装置につい
ての特性と比較すると、その改善は明らかであり、オフ
電圧上昇率ａｖ／ａｔが５００Ｖ／ｐｓという高い値に
なっても、ターンオフｈ間゛ｆ、の増加はたかだか５μ
８程度である０ つぎに、この実施例方式のものについて、補助サイリス
タ領域（１）の面積と主サイリスク領域（１）の面積と
の比とターンオフ時間Ｔ、との関係は第５し１に破線で
示す通りで、実線で示しブこ従来装置についての特性と
比較するとその改善は顕著であり、応用１−？！望さノ
ｌる５００〜１０００Ａ／μ日というような大きいａ１
／ａｔ耐量を確保するために、Ｌ開面積比を１０〜２０
チにした補助サイリスタ付サイリスタをターンオフ時間
Ｔ、を長くするとと斤く実現できるＯなお、上記実施例
において、Ｐ形部分とＮ形部分とを逆にしても同様にこ
の発明に適用できることは勿論である０ 以上詳述したように、この発明で１は、補助サイリスタ
構造を有するサイリスタにおいて、その第２エミツタＪ
脅の接合の露出部近傍の表面に放射線全照射して、第３
エミツタ接合のキャリア注入効率よりも主サイリスクの
第２エミツタ接合のキャリア注入効率を低くしたので、
このサイリスタのターンオフ時間のオフ’ｔＬ圧上昇率
依存性を補助サイリスクの機能を損うことなく低下させ
ることができる。
フ時間Ｔ のオフ？に圧上昇率ｄｖ／ｄｔ依存性を第４
図に破線で示す。第４図に実線で示した従来装置につい
ての特性と比較すると、その改善は明らかであり、オフ
電圧上昇率ａｖ／ａｔが５００Ｖ／ｐｓという高い値に
なっても、ターンオフｈ間゛ｆ、の増加はたかだか５μ
８程度である０ つぎに、この実施例方式のものについて、補助サイリス
タ領域（１）の面積と主サイリスク領域（１）の面積と
の比とターンオフ時間Ｔ、との関係は第５し１に破線で
示す通りで、実線で示しブこ従来装置についての特性と
比較するとその改善は顕著であり、応用１−？！望さノ
ｌる５００〜１０００Ａ／μ日というような大きいａ１
／ａｔ耐量を確保するために、Ｌ開面積比を１０〜２０
チにした補助サイリスタ付サイリスタをターンオフ時間
Ｔ、を長くするとと斤く実現できるＯなお、上記実施例
において、Ｐ形部分とＮ形部分とを逆にしても同様にこ
の発明に適用できることは勿論である０ 以上詳述したように、この発明で１は、補助サイリスタ
構造を有するサイリスタにおいて、その第２エミツタＪ
脅の接合の露出部近傍の表面に放射線全照射して、第３
エミツタ接合のキャリア注入効率よりも主サイリスクの
第２エミツタ接合のキャリア注入効率を低くしたので、
このサイリスタのターンオフ時間のオフ’ｔＬ圧上昇率
依存性を補助サイリスクの機能を損うことなく低下させ
ることができる。
４１２文１面のｉｌ＋’ｉ単ｌ祝明
第１図は補助サイリスタを有するサイ１ノスタの従来例
を断面とともに示す模式４”ｌ ？）７図、第２し１は
神助サイリスタの機能をさらに大きくした従来のサイリ
スタの一例を断面とともに示す模式斜視図、第３図はサ
イリスタのターンオフ時の電流電圧波形図、第４図は従
来サイリスタとこの発明になるサイリスタとのターンオ
フ時間のオフ電圧上昇率への依存性を示す特性曲線、第
５図は同じくタ−ンオフ時間の補助サイリスタ領域と主
サイリスタ領域との面積比への依存性を示す特性図であ
る。
を断面とともに示す模式４”ｌ ？）７図、第２し１は
神助サイリスタの機能をさらに大きくした従来のサイリ
スタの一例を断面とともに示す模式斜視図、第３図はサ
イリスタのターンオフ時の電流電圧波形図、第４図は従
来サイリスタとこの発明になるサイリスタとのターンオ
フ時間のオフ電圧上昇率への依存性を示す特性曲線、第
５図は同じくタ−ンオフ時間の補助サイリスタ領域と主
サイリスタ領域との面積比への依存性を示す特性図であ
る。
し１において、ｔｌ） ＋ （１ａ）はサイリスタ、（
２）は第１伝導形の第１エミッタ層（２１層）、（３）
は第２伝導形の第１ベース層（ＮＢ層）、（４）は第１
伝導形の第２ベース層（ＰＢＩ惰）、（５）、（５ａ）
はサイリスタウェーハ、（６１、（６ａ）は第２伝導形
の第２エミッタ層（ＮＥＰ’）、（７１は第２伝導形の
第３エミッタ層、（９）。
２）は第１伝導形の第１エミッタ層（２１層）、（３）
は第２伝導形の第１ベース層（ＮＢ層）、（４）は第１
伝導形の第２ベース層（ＰＢＩ惰）、（５）、（５ａ）
はサイリスタウェーハ、（６１、（６ａ）は第２伝導形
の第２エミッタ層（ＮＥＰ’）、（７１は第２伝導形の
第３エミッタ層、（９）。
（９ａ）は第２主電極（カソード電極）、（１０１、（
１０ａ）は補助サイリスタ電極、ａυは制御電極、０は
第１の主電極（アノード電極）、（＋４）は第３エミツ
タ接合、Ｏ！ｉｔ 、 （１５ａ）は第２エミツタ接合
である。
１０ａ）は補助サイリスタ電極、ａυは制御電極、０は
第１の主電極（アノード電極）、（＋４）は第３エミツ
タ接合、Ｏ！ｉｔ 、 （１５ａ）は第２エミツタ接合
である。
なお、図中同一符号は同一もしくは相当部分を示す。
代理人 大岩増雄
第１図
第２１項
第３図
第４図
Claims (2)
- （１）第１伝導形の第１エミッタ層と第２伝導形の第１
ペース層と第１伝導形の第２ペース層とが順次相接する
ように形成され、上記第２ベース層の表面部の一部に形
成された第２伝導形の第２エミッタ層と、上記第２ベー
ス層の表面部の他の一部に形成された第２伝導形の第３
エミッタ層と、上記第１エミッタ層に電気的に接続され
た第１の主電極と、上記第２エミッタ層に電気的に接続
さ、ねた第２の主電極と、上記第３エミッタ層およびそ
の近傍の上記第２ベース層の部分に電気的に接続され上
記第２の主電極との間に上記第２エミッタ層の接合を挾
むように設けられた補助サイリスタ電極と、上記第２ベ
ース層の残りの部分に電気的に接続され上記補助サイリ
スタ電極との間に上記第３エミツタの接合を挾むように
設けられた制御電極とを備え、上記第２エミッタ層形成
部分に対応する主サイリスタ領域と残余の部分に対応す
る補助サイリスク領域とよりなるものにおいて、上記第
２エミッタ層の接合の露出部近傍の表面ば放射線を照射
して、上記第２エミッタ層の接合のキャリア注入効率を
上記第３エミッタ層の接合のキャリア注入効率より低く
なるようにしたことを特徴とするサイリスタ。 - （２） 補助サイリスタ領域の面積を主サイリスタ領域
の面積の１０％以上になるようにした特許請求の範囲第
１項記載のサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15827184A JPS6063965A (ja) | 1984-07-28 | 1984-07-28 | サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15827184A JPS6063965A (ja) | 1984-07-28 | 1984-07-28 | サイリスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11205678A Division JPS5538077A (en) | 1978-09-11 | 1978-09-11 | Thyrister |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6063965A true JPS6063965A (ja) | 1985-04-12 |
Family
ID=15667958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15827184A Pending JPS6063965A (ja) | 1984-07-28 | 1984-07-28 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063965A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164381A (ja) * | 1974-12-02 | 1976-06-03 | Mitsubishi Electric Corp | Handotaikaiheisochi |
| JPS5166783A (ja) * | 1974-12-05 | 1976-06-09 | Mitsubishi Electric Corp | Handotaisochi |
| JPS51116683A (en) * | 1975-04-04 | 1976-10-14 | Mitsubishi Electric Corp | Semiconductor control unit |
| JPS5338988A (en) * | 1976-09-21 | 1978-04-10 | Nec Corp | Manufacture of semiconductor control rectifier |
-
1984
- 1984-07-28 JP JP15827184A patent/JPS6063965A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164381A (ja) * | 1974-12-02 | 1976-06-03 | Mitsubishi Electric Corp | Handotaikaiheisochi |
| JPS5166783A (ja) * | 1974-12-05 | 1976-06-09 | Mitsubishi Electric Corp | Handotaisochi |
| JPS51116683A (en) * | 1975-04-04 | 1976-10-14 | Mitsubishi Electric Corp | Semiconductor control unit |
| JPS5338988A (en) * | 1976-09-21 | 1978-04-10 | Nec Corp | Manufacture of semiconductor control rectifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7808014B2 (en) | Semiconductor device having insulated gate bipolar transistor | |
| US3697833A (en) | Light activated thyristor | |
| GB1161500A (en) | Improvements in Semiconductor Rectifier With Improved Turn-On and Turn-Off Characteristics | |
| JPH0534834B2 (ja) | ||
| JPS6188563A (ja) | 半導体スイツチ | |
| JPH02122671A (ja) | 制御可能なパワー半導体素子 | |
| JPS6063965A (ja) | サイリスタ | |
| US4595939A (en) | Radiation-controllable thyristor with multiple, non-concentric amplified stages | |
| JPS586312B2 (ja) | ハンドウタイセイギヨソウチ | |
| JP2674641B2 (ja) | ゲートターンオフサイリスタ | |
| JP2504609B2 (ja) | 半導体装置 | |
| JPS6257250A (ja) | 半導体装置 | |
| JPH0113232B2 (ja) | ||
| JP3284019B2 (ja) | 電力用半導体装置 | |
| JPS63288064A (ja) | 複合サイリスタ | |
| US2936410A (en) | Silicon power transistor | |
| JPS6146983B2 (ja) | ||
| JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
| JPS60119776A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS60198778A (ja) | スイツチング素子 | |
| JPS583388B2 (ja) | ハンドウタイソウチ | |
| JPH0832049A (ja) | 半導体装置 | |
| JPS58189B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0132663B2 (ja) | ||
| JPH026230B2 (ja) |