JPS6063938A - 電子部品の製造法 - Google Patents
電子部品の製造法Info
- Publication number
- JPS6063938A JPS6063938A JP13716684A JP13716684A JPS6063938A JP S6063938 A JPS6063938 A JP S6063938A JP 13716684 A JP13716684 A JP 13716684A JP 13716684 A JP13716684 A JP 13716684A JP S6063938 A JPS6063938 A JP S6063938A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- coating material
- leads
- sealed
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 24
- 238000000576 coating method Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 17
- 229920005989 resin Polymers 0.000 claims abstract description 14
- 239000011347 resin Substances 0.000 claims abstract description 14
- 238000007789 sealing Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 28
- 239000000758 substrate Substances 0.000 abstract description 22
- 238000002161 passivation Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229920002050 silicone resin Polymers 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005470 impregnation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子部品、例えば樹脂封止型半導体装置の製造
法に関するものである。
法に関するものである。
パワートランジスタの如鰺樹脂封止型半導体装置の製造
にあたっては、半導体基板表面に不純物拡散等を行なっ
て素子領域を形成し、表面の酸化膜（パッシベーション
膜）を選択エツチングして電極取出部を窓開し、Ａρ蒸
着電極を形成後この半導体基板をステｌ、ヘッダ等のリ
ードを有する支持金属板に固定し、上記電極取出部と対
応リードとの間をそれぞれ金属ワイヤで接続した後、半
導体基板上をｌ） Ｉ Ｑ （ポリイミド樹脂）又はシ
リコン樹脂等のコーティング祠で覆い、その後半導体基
板、リードの一部、ワイヤ及び支持板部を包囲するよう
に樹脂体で封止筆る方法が採られて（・た。この方法は
、例えば特公昭５２−２６ ！３８９号公報に開示され
ている。
にあたっては、半導体基板表面に不純物拡散等を行なっ
て素子領域を形成し、表面の酸化膜（パッシベーション
膜）を選択エツチングして電極取出部を窓開し、Ａρ蒸
着電極を形成後この半導体基板をステｌ、ヘッダ等のリ
ードを有する支持金属板に固定し、上記電極取出部と対
応リードとの間をそれぞれ金属ワイヤで接続した後、半
導体基板上をｌ） Ｉ Ｑ （ポリイミド樹脂）又はシ
リコン樹脂等のコーティング祠で覆い、その後半導体基
板、リードの一部、ワイヤ及び支持板部を包囲するよう
に樹脂体で封止筆る方法が採られて（・た。この方法は
、例えば特公昭５２−２６ ！３８９号公報に開示され
ている。
そして、電極リード間のワイヤ接続後にコーテイング材
で覆う際、半導体装置の絶縁性（耐圧）を高めるため、
及び湿気の影響を受けないように半導体基板上のほぼ全
体に粘度の高いコーティング４・４を厚く塗布している
。
で覆う際、半導体装置の絶縁性（耐圧）を高めるため、
及び湿気の影響を受けないように半導体基板上のほぼ全
体に粘度の高いコーティング４・４を厚く塗布している
。
しかし、粘度の高いコーティング祠を半導体基板全体に
塗布することは、基板上面構造が複雑なことから、刷毛
を用いる塗布作業や注射器等を用いるボッティング作業
を複雑なものとし、したがって、作業性がわる＜Ｏ（脂
封止型半導体装置が高価なものにつく原因となっていた
。
塗布することは、基板上面構造が複雑なことから、刷毛
を用いる塗布作業や注射器等を用いるボッティング作業
を複雑なものとし、したがって、作業性がわる＜Ｏ（脂
封止型半導体装置が高価なものにつく原因となっていた
。
この他に、コーティング祠な半導体）古根のほとんど全
体にわたって塗布することで、コーテイング材の塗布量
が多く、樹脂体とコーティング祠との熱膨張率の差によ
る影響を受けやすく、そのｊこめに、樹脂体とコーティ
ング４・４との境界部にす；す・て細線ワイヤが切断さ
れるとり）う問題かあった。
体にわたって塗布することで、コーテイング材の塗布量
が多く、樹脂体とコーティング祠との熱膨張率の差によ
る影響を受けやすく、そのｊこめに、樹脂体とコーティ
ング４・４との境界部にす；す・て細線ワイヤが切断さ
れるとり）う問題かあった。
本発明は」二記問題を解決するもので、その目的は、新
規な電゛ｒ部品の製造法を提供するものである。
規な電゛ｒ部品の製造法を提供するものである。
上記目的を達成するための本発明の具体的な構成要部は
、樹脂封止型半導体装置の製造法において、半導体素子
を形成した半導体基板上の１１パツシベーシヨン膜」二
に、第２パツシベーシヨン膜を形ｔｔＬし、この第２パ
ツシベーシヨン膜を選択エツチングして電極部を窓開し
、」二記半導体基板を支持基板上に固定し、半導体基板
電極部と対応リード［！１１をそれぞれ金属ワイヤを介
しで接続した後、に記半導体基板、リード内端部、ワイ
ヤ及び支持基板を包囲するように樹脂体で月止し、しか
る後コーテイング材な露出する樹脂本とリードとの界面
より含浸させることを特徴とするもので、以下本発明を
実施例１こそって前線１こ説明する。
、樹脂封止型半導体装置の製造法において、半導体素子
を形成した半導体基板上の１１パツシベーシヨン膜」二
に、第２パツシベーシヨン膜を形ｔｔＬし、この第２パ
ツシベーシヨン膜を選択エツチングして電極部を窓開し
、」二記半導体基板を支持基板上に固定し、半導体基板
電極部と対応リード［！１１をそれぞれ金属ワイヤを介
しで接続した後、に記半導体基板、リード内端部、ワイ
ヤ及び支持基板を包囲するように樹脂体で月止し、しか
る後コーテイング材な露出する樹脂本とリードとの界面
より含浸させることを特徴とするもので、以下本発明を
実施例１こそって前線１こ説明する。
第１図１５全第３図は本発明の一実施例のＩ！（脂封止
型トランジスタの製造法を工程順に示したものである。
型トランジスタの製造法を工程順に示したものである。
（、）第１図に示すように、半導体基板１の表面酸化膜
２をマスクとして半導体基板Ｊに不純物を選択的に拡散
してベース領域３及びエミッタ領域４を形成する。その
後上記拡散によって生成された酸化膜（以下第１パツシ
ベーシヨン膜）２に窓をあけてＡρを基板全面に蒸着し
、これを選択エツチングしてベースへ〇電極５及びエミ
ッタノ＼ｌ電極６を形成して半導体素子（トランジスタ
素子）を完成する。
２をマスクとして半導体基板Ｊに不純物を選択的に拡散
してベース領域３及びエミッタ領域４を形成する。その
後上記拡散によって生成された酸化膜（以下第１パツシ
ベーシヨン膜）２に窓をあけてＡρを基板全面に蒸着し
、これを選択エツチングしてベースへ〇電極５及びエミ
ッタノ＼ｌ電極６を形成して半導体素子（トランジスタ
素子）を完成する。
そして、半導体基板１上にｒ’ＩＱ（ポリイミｌ＝’樹
脂）又はＣＶＤ Ｓｉｎ、膜等からなる第２バンシベー
シヨン膜７を全面に形成し、この第２パンシベーシヨン
膜７を選択エツチングして各電極部５゜６のみが露出す
るように窓をあける。
脂）又はＣＶＤ Ｓｉｎ、膜等からなる第２バンシベー
シヨン膜７を全面に形成し、この第２パンシベーシヨン
膜７を選択エツチングして各電極部５゜６のみが露出す
るように窓をあける。
（ｂ）第２図に示すように、上記半導体素子１を金属板
を主体とするヘッダ８上に金屑（）〜１１）９を介して
固定し、半導体基板の露出するベース電極部５及びエミ
ッタ電極部６と対応するべ一又リート′１０、エミッタ
リード１１との間をＡＬ１軸線（ワイヤ）１２で接続す
る。
を主体とするヘッダ８上に金屑（）〜１１）９を介して
固定し、半導体基板の露出するベース電極部５及びエミ
ッタ電極部６と対応するべ一又リート′１０、エミッタ
リード１１との間をＡＬ１軸線（ワイヤ）１２で接続す
る。
（ｃ）その後、第３図に示すように、封止体１５を１’
ＩＱ又はシリコン樹脂等のコーテイング材１３か満され
た槽１６内に浸漬して全体を密閉容器１′ｉ内に入れて
密閉容器１７内を１−５ｍｍＨｇ／１１＋ｒで真空吸引
して低圧にし、封止体１６のり−）ε１０、ＩＩ及びヘ
ッダ８とＵＪ脂棒体１４の界面からコーテイング材１３
を封止体１６内に強制含浸させて第４図で示すような１
１１１指月止型トランジスタを得る。
ＩＱ又はシリコン樹脂等のコーテイング材１３か満され
た槽１６内に浸漬して全体を密閉容器１′ｉ内に入れて
密閉容器１７内を１−５ｍｍＨｇ／１１＋ｒで真空吸引
して低圧にし、封止体１６のり−）ε１０、ＩＩ及びヘ
ッダ８とＵＪ脂棒体１４の界面からコーテイング材１３
を封止体１６内に強制含浸させて第４図で示すような１
１１１指月止型トランジスタを得る。
↓Ｊ１Ｌ体１６のリード３０．１１及びヘッダ８と（ｈ
（皿体１，４との間隙（界面）は約１（）μの隙間があ
り、低圧にすることによりこの隙間からまず、気泡が外
部にでて、しかる後コーテイング材１３が深く浸透し、
素子全体をコーテイング材１３で保護することかできる
。特にシリコン樹脂は浸透性がよいため好ましい。
（皿体１，４との間隙（界面）は約１（）μの隙間があ
り、低圧にすることによりこの隙間からまず、気泡が外
部にでて、しかる後コーテイング材１３が深く浸透し、
素子全体をコーテイング材１３で保護することかできる
。特にシリコン樹脂は浸透性がよいため好ましい。
す、」二のように本発明によれば、封止後、樹脂とリー
ドおよびヘッダとの界面よりコーテイング材を含浸さＣ
−１そのコーティング４・旧こよって隙間をうめ、第、
１図に示すように素子全体のみならずワイヤをも保護す
る。
ドおよびヘッダとの界面よりコーテイング材を含浸さＣ
−１そのコーティング４・旧こよって隙間をうめ、第、
１図に示すように素子全体のみならずワイヤをも保護す
る。
したがって、本発明によればｕノ脂月止型トランジスタ
の信頼性の大幅な向上が図れる。
の信頼性の大幅な向上が図れる。
なお、密閉容器１７を低圧する代りに・１〜１０ａｔｍ
の圧力を加えて封止体１５内にコーテイング材１３を強
制含浸させて電極部５．６にコーテイング材１３を形成
してもよい。
の圧力を加えて封止体１５内にコーテイング材１３を強
制含浸させて電極部５．６にコーテイング材１３を形成
してもよい。
本発明は上記実施例に限定されるものでなく、ＩＣ１そ
の池の樹脂封止型電子部品に適用できるものである。
の池の樹脂封止型電子部品に適用できるものである。
【図面の簡単な説明】
第１図および第２図は本発明の一実施例を工程順に示し
た断面図、第３図は本発明のコーティング祠含浸工程の
断面図、ｖＪ４図は本発明によって完成された半導体装
置の断面図である。 １・・・半導体基板、２・・・酸化膜（第１パツシベー
シヨンＩり、３・・・ベース領域１．１・・・エミッタ
領域、５・・・ベース主棒、Ｇ・・・エミッタ？！極、
７・・・ｆ５２パッシベーション膜、８・・・ヘッダ、
９・・・金（〕＼Ｕ）層、１０・・・ベースリード、１
１・・・エミッタリード、１２・・・ワイヤ、１３・・
・コーテイング材、１４・・・樹脂体、１５・・・封止
体、１６・・・槽、１７・・・密閉容器。 代理人 弁理士 高価 明夫 第１図
た断面図、第３図は本発明のコーティング祠含浸工程の
断面図、ｖＪ４図は本発明によって完成された半導体装
置の断面図である。 １・・・半導体基板、２・・・酸化膜（第１パツシベー
シヨンＩり、３・・・ベース領域１．１・・・エミッタ
領域、５・・・ベース主棒、Ｇ・・・エミッタ？！極、
７・・・ｆ５２パッシベーション膜、８・・・ヘッダ、
９・・・金（〕＼Ｕ）層、１０・・・ベースリード、１
１・・・エミッタリード、１２・・・ワイヤ、１３・・
・コーテイング材、１４・・・樹脂体、１５・・・封止
体、１６・・・槽、１７・・・密閉容器。 代理人 弁理士 高価 明夫 第１図
Claims (1)
- 素子とリードの一部とを樹脂で封止した後、露出する樹
脂とリードとの界面よりコーテイング材を含浸させるこ
とを特徴とする電子部品の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13716684A JPS6063938A (ja) | 1984-07-04 | 1984-07-04 | 電子部品の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13716684A JPS6063938A (ja) | 1984-07-04 | 1984-07-04 | 電子部品の製造法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8837977A Division JPS5423470A (en) | 1977-07-25 | 1977-07-25 | Manufacture for resin seal type semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6063938A true JPS6063938A (ja) | 1985-04-12 |
Family
ID=15192359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13716684A Pending JPS6063938A (ja) | 1984-07-04 | 1984-07-04 | 電子部品の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0769528A2 (en) | 1995-10-18 | 1997-04-23 | Dow Corning Toray Silicone Company Ltd. | Organopolysiloxane composition for impregnating electronic components and electronic components impregnated therewith |
-
1984
- 1984-07-04 JP JP13716684A patent/JPS6063938A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0769528A2 (en) | 1995-10-18 | 1997-04-23 | Dow Corning Toray Silicone Company Ltd. | Organopolysiloxane composition for impregnating electronic components and electronic components impregnated therewith |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2530056B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6258314B1 (en) | Method for manufacturing resin-molded semiconductor device | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| JPH07169901A (ja) | 集積回路パッケージとリードフレーム | |
| JPH065746A (ja) | 集積回路装置用のヒートシンクを有するプラスチックモールドパッケージ | |
| KR930006850B1 (ko) | 반도체장치의 제조방법 | |
| JPS6063938A (ja) | 電子部品の製造法 | |
| JP2000100997A (ja) | 樹脂封止型半導体装置およびその樹脂封止方法 | |
| JPH07211852A (ja) | リードフレーム、それを用いた半導体装置及びその製造装置 | |
| DE102008039939B4 (de) | Integriertes Schaltungsbauelement mit einer aus der Gasphase abgeschiedenen Isolationsschicht und Verfahren zu seiner Herstellung | |
| JPS583377B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPH0465840A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| EP0582084A2 (en) | Semiconductor leadframe and package | |
| JPS5916357A (ja) | 半導体装置 | |
| JPS59188947A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPS6025902B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5979554A (ja) | 半導体装置及びその製造方法 | |
| JPS5812446Y2 (ja) | 半導体装置 | |
| JPS634945B2 (ja) | ||
| JPS588586B2 (ja) | 半導体装置の封止方法 | |
| JPS6119154A (ja) | 樹脂封止型半導体装置 | |
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| JPH1140588A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH01183126A (ja) | 半導体装置 | |
| JPS6353691B2 (ja) |