JPS6055718A - バ−ストゲ−トパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビ色信号処理回路に使用されるパースト
ゲートパルス発生回路に関するものである。

従来例の構成とその問題点 テレビ色信号処理回路において、パーストゲートパルス
はクロマ信号のバースト期間をゲートするものである。

従来例のパーストゲートパルス発生回路のブロック図を
第１図に示す。同図において、微分回路１には同期分離
された水平同期信号が入力端子２から入力される。水平
同期信号は微分回路１で微分され、比較回路２でパルス
形成され取り出される。

第２図は第１図の各部の信号波形及びタイミングを示す
もので、（ａ）は第１図の微分回路１に入力される水平
同期信号、（ｂ）は第１図の比較回路２に入力される（
、）の微分波形、（ｃ）は第１図の比較回路２により（
ｂ）の微分波形と基準直流レベルを比較することにより
出力端子４に得られたバースゲートパルスである。

第３図も従来例を示すブロック図である。同図において
、遅延回路５には同期分離された水平同期信号が入力端
子６から入力される。そして遅延回路６で遅延された水
平同期信号は比較回路７により基準直流レベルと比較さ
れ出力端子８にパーストゲートパルスが発生させられる
。

ところが、第１図の微分回路１や第３の遅延回路６は抵
抗、コンデンサ、コイルで構成されており、それらの値
のバラツキが大きく、この影響、また第１図の微分回路
１．第３図の遅延回路６へ入力される水平同期信号のレ
ベルにより、微分波形あるいは遅延波形の変動が大きい
ため、パーストゲートパルスのタイミング及びパルス幅
の変動が大きいという欠点がある。

発明の目的 本発明の目的は上述のような問題点を解決し、安定なパ
ーストゲートパルスを供給することができ、特にＩＣ化
に際しては外付は回路となるのは時定数回路のみであり
、パルス幅はこの定数によって自由に設定でき、ＩＣ内
部では相対精度がよいことから、非常に安定なパースト
ゲートパルスを発生することのできる回路を提供するも
のである。

発明の構成 本発明のパーストゲートパルス発生回路は、第１のトラ
ンジスタのベースが時定数回路に接続され、前記第１の
トランジスタのエミッタは第１の定電流源と第２のトラ
ンジスタのベースに接続され、前記第２のトランジスタ
のエミッタは第３のトランジスタのエミッタに接続され
ているとともに第２の定電流源に接続され、前記第２の
トランジスタのコレクタは、第４のトランジスタのコレ
クタとベースおよび第５のトランジスタのベースに接続
され、前記第３のトランジスタのベースは、第３の定電
流源および第６のトランジスタのエミッタに接続され、
前記第６のトランジスタのベースには基゛準バイアス源
に接続され、前記第３および第５のトランジスタの各コ
レクタは第７のトランジスタのベースに接続され、第８
のトランジスタのコレクタと前記第７のトランジスタの
コレクタおよび第９のトランジスタのベースは接続され
ているとともに第４の定電流源に接続され、前記第９の
トランジスタのエミッタには抵抗が接続され、第８のト
ランジスタのベースおよび第１０のトランジスタのベー
スには水平同期信号が入力され、前記第１０のトランジ
スタのコレクタは前記時定数回路に接続されているよう
に構成したものであり、これにより、パーストゲートパ
ルス幅およびタイミングが安定になるものである。

実施例の説明 以下、本発明の実施例について図面を参照しながら説明
する。第４図は本発明の実施例に係るブロック図で、時
定数回路９に入力端子１０がら水平同期信号が入力され
、時定数回路９により時定数を持った波形が・比較回路
１１により、基準直流レベルと比較され、出力端子１２
よりパーストゲートパルスを発生する。

第６図は本発明の一実施例に係るパーストゲートパルス
発生回路の結線図を示すものである。第５図において、
１３，１６，２６，２７，２９゜３０．３４は抵抗、１
４はコンデンサ、１５゜２０．２１．２８，３１．３３
はＮＰＮ型トランジスタ、１７．１８，１９．２２はＰ
ＮＰ型のトランジスタ、２３．２４．２５．３２は定電
流源、３６は水平同期信号入力端子、３６は出力端子、
３７は電源端子、３８は第４図の時定数回路９．３９は
比較回路を示す。

以上のように構成された本実施例のパーストゲートパル
ス発生回路について、以下その動作を説明する。まず、
２６．２７の抵抗分割によりトランジスタ２２に直流バ
イアスが与えられ、トランジスタ２２と定電流源２６で
構成されるエミッタホロアで、トランジスタ１９のベー
スは直流ノ（イアスされる。

トランジスタ１８，１９，２０．２１と電流源２４は差
動増幅回路を構成し、トランジスタ１７と定電流源２３
はエミッタホロアを構成している。

鯖６図は第５図の各部の信号波形のタイミングを示すも
ので、入力端子３５に水平同期信号（イ）が入力される
。すると、トランジスタ１６は水平同期信号期間の１１
−１２の期間のみ導通し、トランジスタ１７のベースの
電位をトランジスタ１５のベース・エミッタ間電圧ｖｃ
Ｅの飽和電圧まで下げる。そして、時刻ｔ２〜ｔ５の期
間はトランジスタ１６が導通しないので、トランジスタ
１７のベースの電圧は、抵抗１３とコンデンサ１４の時
定数で時刻ｔ４まで充電される。よって、トランジスタ
１７と定電流源２３で形成されるエミッタホロアで、ト
ランジスタ１８のベースの波形は第６図の（ロ）の波形
となり、トランジスタ１９のベースの基準直流電圧ｖ、
９　と比較される。よって、トランジスタ２８のベース
電圧は（ハ）の波形となる。

一方、トランジスタ３１のベースには、水平同期信号が
加えられているので、時刻１１−１２の期間、トランジ
スタ３１が導通して、結局、出力端子３６には第６図に
）のｔ２〜ｔ３期間のパーストゲートパルスが出力され
る。よって、水平同期信号から安定なパーストゲートパ
ルス信号が得られる。

発明の効果 以上の説明から明らかなように、本発明のパーストゲー
トパルス発生回路は、ＩＣ化した場合、電源電圧変動、
水平同期信号のレベル変動、外付けの素子のバラツキに
対して弱い従来のパーストゲートパルス発生回路に比べ
安定なパルスを得ることができるという優れた効果が得
られ、外付けの時定数回路の定数により、そのパルス幅
も自由に調整できる。

よって、色信号処理回路でパーストゲートパルスにより
ゲートされる色同期回路、キラー回路。

ＡＬＬ回路等の動作を安定にすることができるという効
果が得られる。

【図面の簡単な説明】

第１図は従来例の基本的ブロック図、第２図は第１図に
おける各部の信号波形図、第３図はもう一つの従来例の
基本的ブロック図、第４図は本発明の一実施例の基本的
ブロック図、第５図は本発明の一実施例の具体回路図、
第６図は第６図の各部の信号波形図である。 ９．３８・・・・・・時定数回路、１０　、３５・・・
・・・入力端子、１１，３９・・・・・・比較回路、１
２．３６・・・・・・出力端子、１３，１６，２６，２
７，２９，３０゜３４・・・・・・抵抗、１４・・・・
・・コンデンサ、１５，２０゜２１．２８，３１．３３
・・・・・・ＮＰＮ型のトランジスタ、１７．１８，１
９．２２ＰＮＰ型のトランジスタ、２３，２４，２５．
３２・・・・・・定電流源、３７・・・・・・電源。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第４図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. 第１のトランジスタのベースが時定数回路に接続され、
   前記第１のトランジスタのエミッタは第１の定電流源と
   第２のトランジスタのベースに接続され、前記第２のト
   ランジスタのエミッタは第３のトランジスタのエミッタ
   に接続されているとともに第２の定電流源に接続され、
   前記第２のトランジスタのコレクタは第４のトランジス
   タのコレクタとベースおよび第６のトランジスタのベー
   スに接続され、前記第３のトランジスタのベースは第３
   の定電流源および第６のトランジスタのエミッタに接続
   され、前記第６のトランジスタのベースは基準バイアス
   源に接続され、前記第３および第５のトランジスタの各
   コレクタは第７のトランジスタのベースに接続され、第
   ８のトランジスタのコレクタと前記第７のトランジスタ
   のコレクタおよび第９のトランジスタのベースは接続さ
   れているとともに第４の定電流源に接続され、前記第９
   のトランジスタのエミッタには抵抗が接続され、第８の
   トランジスタのベースおよび第１０のトランジスタのベ
   ースには水平同期信号が入力され、前記第１０のトラン
   ジスタのコレクタは前記時定数回路に接続されているこ
   とを特徴とするパーストゲートパルス発生回路。