JPH02104188A - クロマ自動位相制御回路 - Google Patents
クロマ自動位相制御回路Info
- Publication number
- JPH02104188A JPH02104188A JP25755488A JP25755488A JPH02104188A JP H02104188 A JPH02104188 A JP H02104188A JP 25755488 A JP25755488 A JP 25755488A JP 25755488 A JP25755488 A JP 25755488A JP H02104188 A JPH02104188 A JP H02104188A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- chroma
- signal
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 30
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は水平発振回路によって得られたパルスをクロッ
ク入力とし、かつ垂直同期信号をリセット入力として動
作する論理回路により、垂直同期信号とその前後の等価
パルス期間付近を含むパルスを作成し、そのパルス期間
動作を停止するクロマ自動位相制御回路に関するもので
ある。
ク入力とし、かつ垂直同期信号をリセット入力として動
作する論理回路により、垂直同期信号とその前後の等価
パルス期間付近を含むパルスを作成し、そのパルス期間
動作を停止するクロマ自動位相制御回路に関するもので
ある。
従来の技術
従来、クロマ自動位相制御回路は、第３図に示すような
構成であった。第３図において、１は電源端子、２はク
ロマ信号入力端子、３は前記クロマ信号入力端子２に入
力されるクロマ信号の逆相の信号が入力されるクロマ信
号入力端子、４はクロマ発振回路、６．７はそれぞれ電
流ミラー回路を構成するＰＮＰトランジスタ、８．９．
ｔｏ。
構成であった。第３図において、１は電源端子、２はク
ロマ信号入力端子、３は前記クロマ信号入力端子２に入
力されるクロマ信号の逆相の信号が入力されるクロマ信
号入力端子、４はクロマ発振回路、６．７はそれぞれ電
流ミラー回路を構成するＰＮＰトランジスタ、８．９．
ｔｏ。
１１．１２．１３はそれぞれ掛算回路を構成するＮＰＮ
トランジスタ、１４．１７はそれぞれ電流ミラー回路
を構成するＮＰＮ トランジスタ、１５゜１６．１８．
１９．２１．２５は抵抗、２０は基準バイアス、２２．
２３はコンデンサ、５は前記抵抗２１とコンデンサ２２
．２３で構成されるフィルター、２４はＮＰＮ トラン
ジスタ、２６はパーストゲートパルス入力端子である。
トランジスタ、１４．１７はそれぞれ電流ミラー回路
を構成するＮＰＮ トランジスタ、１５゜１６．１８．
１９．２１．２５は抵抗、２０は基準バイアス、２２．
２３はコンデンサ、５は前記抵抗２１とコンデンサ２２
．２３で構成されるフィルター、２４はＮＰＮ トラン
ジスタ、２６はパーストゲートパルス入力端子である。
第４図ａはテレビ信号の波形であり、第４図す、ｃは第
３図の各点における波形である。
３図の各点における波形である。
以下、これらの図面を参照して回路動作を説明する。パ
ーストゲートパルス入力端子２６に第４図すに示される
ようなバーストパルスが入力されると、トランジスタ２
４のベースには抵抗２５を通じてパルスが入力されパー
ストゲートパルス期間Ｔ４の間、トランジスタ２４は遮
断状態になるためトランジスタ１７には抵抗１８．１６
にて得られる電流が流れ、トランジスタ１４のコレクタ
にはトランジスタ１７と抵抗１５．１６によって得られ
る電流が流れる。一方クロマ信号入力端子２．３にはク
ロマ信号が印加され、それぞれトランジスタ１２．１３
のベースに加わる。トランジスタ９．１１およびトラン
ジスタ９，１０にはクロマ発振回路により得られたクロ
マ発撮波が加えられる。ここでクロマ入力端子２と３、
およびトランジスタ８．１０のベースとトランジスタ９
゜１０のベースに加えられる信号はそれぞれ互いに逆相
である。トランジスタ８，９，１０．１１゜１２．１３
はそれぞれ掛算回路を構成しているため、それぞれの入
力波形に応じた掛算が行なわれトランジスタ８．９，１
０．１１のコレクタ電流として得られ、トランジスタ８
，１０のコレクタ電流の和はトランジスタ６．７によっ
て電流ミラーされトランジスタ９，１１のコレクタ電流
の和との差の電流が出力され、基準バイアス２０に接続
された抵抗１９によって電圧に変換され、抵抗２１とコ
ンデンサ２２．２３によって構成されるフィルター５に
より高域成分が除去されＤＣ電圧がクロマ発振回路４に
加わる。クロマ発振回路４はこのＤＣ電圧によって発振
周波数が制御されるため、クロマ入力信号とある一定の
位相を保ち発振を行うことができる。
ーストゲートパルス入力端子２６に第４図すに示される
ようなバーストパルスが入力されると、トランジスタ２
４のベースには抵抗２５を通じてパルスが入力されパー
ストゲートパルス期間Ｔ４の間、トランジスタ２４は遮
断状態になるためトランジスタ１７には抵抗１８．１６
にて得られる電流が流れ、トランジスタ１４のコレクタ
にはトランジスタ１７と抵抗１５．１６によって得られ
る電流が流れる。一方クロマ信号入力端子２．３にはク
ロマ信号が印加され、それぞれトランジスタ１２．１３
のベースに加わる。トランジスタ９．１１およびトラン
ジスタ９，１０にはクロマ発振回路により得られたクロ
マ発撮波が加えられる。ここでクロマ入力端子２と３、
およびトランジスタ８．１０のベースとトランジスタ９
゜１０のベースに加えられる信号はそれぞれ互いに逆相
である。トランジスタ８，９，１０．１１゜１２．１３
はそれぞれ掛算回路を構成しているため、それぞれの入
力波形に応じた掛算が行なわれトランジスタ８．９，１
０．１１のコレクタ電流として得られ、トランジスタ８
，１０のコレクタ電流の和はトランジスタ６．７によっ
て電流ミラーされトランジスタ９，１１のコレクタ電流
の和との差の電流が出力され、基準バイアス２０に接続
された抵抗１９によって電圧に変換され、抵抗２１とコ
ンデンサ２２．２３によって構成されるフィルター５に
より高域成分が除去されＤＣ電圧がクロマ発振回路４に
加わる。クロマ発振回路４はこのＤＣ電圧によって発振
周波数が制御されるため、クロマ入力信号とある一定の
位相を保ち発振を行うことができる。
発明が解決しようとする課題
このような従来の構成では、第４図ａに示されるような
テレビ信号の波形の場合、垂直同期信号期間Ｔ２ 、前
記垂直同期信号期間Ｔ２の前後の等価パルス期間’ｒｌ
ｌ ７３および前記等価パルス期間Ｔ３から次のバ
ースト信号が現われるまでの期間Ｔ５の期間は、クロマ
入力端子２，３にはバースト信号は入力されない。しか
しながらパーストゲートパルス入力端子２６には第４図
すで示されるようなパーストゲートパルスが入力される
。いま等価パルス期間ＴＩの手前のバースト信号Ｖ６ま
での間、クロマ発振回路４へ加えられるＤＣ電圧が、基
準バイアス２０の電圧Ｖ５よりｖ９だけ高い電圧で安定
していたとする。ここでバラツキによりクロマ信号入力
端子２のＤＣ電圧がクロマ信号入力端子３のＤＣ電圧よ
りも少し高（、トランジスタ９，１０のベースのＤＣ電
圧がトランジスタ８，１１のベースのＤＣ電圧よりも少
し高くなっていたとき、パーストゲートパルス期間に流
れる電流は、トランジスタ９，１１のコレクタ電流の和
の方がトランジスタ８，１０のコレクタ電流の和よりも
太き（なり、クロマ発振回路４に入力される電圧は第４
図Ｃに示されるｖ８のように、垂直同期信号期間Ｔ２前
記垂直同期信号期間Ｔ２の前後の等価パルス期間７１．
Ｔ３および前記等価パルス期間Ｔ３から次のバースト信
号が現われるまでの期間Ｔ５の期間、電圧は下がり続け
る。
テレビ信号の波形の場合、垂直同期信号期間Ｔ２ 、前
記垂直同期信号期間Ｔ２の前後の等価パルス期間’ｒｌ
ｌ ７３および前記等価パルス期間Ｔ３から次のバ
ースト信号が現われるまでの期間Ｔ５の期間は、クロマ
入力端子２，３にはバースト信号は入力されない。しか
しながらパーストゲートパルス入力端子２６には第４図
すで示されるようなパーストゲートパルスが入力される
。いま等価パルス期間ＴＩの手前のバースト信号Ｖ６ま
での間、クロマ発振回路４へ加えられるＤＣ電圧が、基
準バイアス２０の電圧Ｖ５よりｖ９だけ高い電圧で安定
していたとする。ここでバラツキによりクロマ信号入力
端子２のＤＣ電圧がクロマ信号入力端子３のＤＣ電圧よ
りも少し高（、トランジスタ９，１０のベースのＤＣ電
圧がトランジスタ８，１１のベースのＤＣ電圧よりも少
し高くなっていたとき、パーストゲートパルス期間に流
れる電流は、トランジスタ９，１１のコレクタ電流の和
の方がトランジスタ８，１０のコレクタ電流の和よりも
太き（なり、クロマ発振回路４に入力される電圧は第４
図Ｃに示されるｖ８のように、垂直同期信号期間Ｔ２前
記垂直同期信号期間Ｔ２の前後の等価パルス期間７１．
Ｔ３および前記等価パルス期間Ｔ３から次のバースト信
号が現われるまでの期間Ｔ５の期間、電圧は下がり続け
る。
そしてバースト信号ｖ７が入力されると、安定な状態ｖ
９に戻るために電圧が上昇するが安定な状態に戻るまで
の期間が長（なり、映像信号の初めの部分で色相ずれが
生じるという不都合が生じた。
９に戻るために電圧が上昇するが安定な状態に戻るまで
の期間が長（なり、映像信号の初めの部分で色相ずれが
生じるという不都合が生じた。
本発明はこのような問題点を解決するもので、安定な色
出力を行うことを目的とするものである。
出力を行うことを目的とするものである。
課題を解決するための手段
この問題点を解決するために、本発明は、水平発振回路
とこの水平発振回路により作られた発振パルスをクロッ
ク入力とし、かつ垂直同期信号をリセット入力として動
作する論理回路と、論理回路によって作られたパルスに
より、動作を停止するクロマ信号処理回路とをそなえた
クロマ自動位相制御回路を提供したものである。
とこの水平発振回路により作られた発振パルスをクロッ
ク入力とし、かつ垂直同期信号をリセット入力として動
作する論理回路と、論理回路によって作られたパルスに
より、動作を停止するクロマ信号処理回路とをそなえた
クロマ自動位相制御回路を提供したものである。
作用
この構成により、垂直同期信号付近でのクロマ発振周波
数が安定し、安定な色出力が行なわれる。
数が安定し、安定な色出力が行なわれる。
実施例
第１図および第２図は本発明の一実施例によるクロマ自
動位相制御回路およびその要部の波形図である。第１図
において第３図と同一機能をもつ部分には第３図と同一
番号を付して、説明を省略する。第１図において２７は
水平発振回路、２８は垂直同期信号入力端子、２９は水
平発振回路２７より出力される発振パルスをクロック入
力として用い、垂直同期信号入力端子２９より入力され
る垂直同期信号をリセットパルスとして用いた論理回路
、３０は抵抗、３１はＮＰＮ）ランジスタである。第２
図ａは第４図ａと同じテレビ信号の波形、第２図すは第
４図すと同じパーストゲートパルス波形、第２図ｃ、ｄ
は第１図の各点における波形である 以下、これらの図面を参照して回路動作を説明する。
動位相制御回路およびその要部の波形図である。第１図
において第３図と同一機能をもつ部分には第３図と同一
番号を付して、説明を省略する。第１図において２７は
水平発振回路、２８は垂直同期信号入力端子、２９は水
平発振回路２７より出力される発振パルスをクロック入
力として用い、垂直同期信号入力端子２９より入力され
る垂直同期信号をリセットパルスとして用いた論理回路
、３０は抵抗、３１はＮＰＮ）ランジスタである。第２
図ａは第４図ａと同じテレビ信号の波形、第２図すは第
４図すと同じパーストゲートパルス波形、第２図ｃ、ｄ
は第１図の各点における波形である 以下、これらの図面を参照して回路動作を説明する。
第１図において、水平発振回路２７によって作られた発
振パルスをクロックパルスとして論理回路２９に加え、
垂直同期信号をリセットパルスとして垂直同期信号入力
端子２８を通じて論理回路２９へ加える。論理回路では
第２図Ｃにおけるパルスｖ３を発生し、抵抗３０を通し
てトランジスタ３１のベースに加える。Ｔ８はパルスｖ
３がハイの期間であり、第２図ａにおける垂直同期信号
期間Ｔ２ 、前記垂直同期信号期間′ｒ２の前後の等価
パルス期間Ｔ１．Ｔ３および前記等価パルス期間Ｔ３か
ら最初のバースト信号Ｖ７までの期間Ｔ５の一部もしく
は全部を含む期間である。パルスｖ３がハイの期間Ｔ６
ではトランジスタ３１は飽和し、トランジスタ１７．１
４は遮断状態となる。トランジスタ１４のコレクタに電
流が流れないため、掛算回路を構成するトランジスタ８
．９．１０゜１１．１２．１３のベース電圧にばらつき
があっても電流は出力されない。つまり等価パルス期間
Ｔ１の手前のバースト信号ｖ６までの間、クロマ発振回
路４へ加えられるＤＣ電圧が、第２図ｄに示すように基
準バイアス２０の電圧Ｖ５よりｖ９だけ高い電圧で安定
していたとする。ここで第２図すに示されるパーストゲ
ートパルスＶ２がパーストゲートパルス入力端子２６に
加えられるが、前述のとうり、トランジスタ１４は遮断
状態であるため、掛算回路を構成するトランジスタ８゜
９．１０．１１，１２．１３には電流が流れず、またト
ランジスタ６．７にも電流は流れない。このときクロマ
発振回路４に印加されるＤＣ電圧は第２図ｄのｖ４で示
されるように抵抗１９．２１とコンデンサ２２．２３で
得られる時定数でもって基準バイアス２０の電圧ｖ５に
近づいていく。
振パルスをクロックパルスとして論理回路２９に加え、
垂直同期信号をリセットパルスとして垂直同期信号入力
端子２８を通じて論理回路２９へ加える。論理回路では
第２図Ｃにおけるパルスｖ３を発生し、抵抗３０を通し
てトランジスタ３１のベースに加える。Ｔ８はパルスｖ
３がハイの期間であり、第２図ａにおける垂直同期信号
期間Ｔ２ 、前記垂直同期信号期間′ｒ２の前後の等価
パルス期間Ｔ１．Ｔ３および前記等価パルス期間Ｔ３か
ら最初のバースト信号Ｖ７までの期間Ｔ５の一部もしく
は全部を含む期間である。パルスｖ３がハイの期間Ｔ６
ではトランジスタ３１は飽和し、トランジスタ１７．１
４は遮断状態となる。トランジスタ１４のコレクタに電
流が流れないため、掛算回路を構成するトランジスタ８
．９．１０゜１１．１２．１３のベース電圧にばらつき
があっても電流は出力されない。つまり等価パルス期間
Ｔ１の手前のバースト信号ｖ６までの間、クロマ発振回
路４へ加えられるＤＣ電圧が、第２図ｄに示すように基
準バイアス２０の電圧Ｖ５よりｖ９だけ高い電圧で安定
していたとする。ここで第２図すに示されるパーストゲ
ートパルスＶ２がパーストゲートパルス入力端子２６に
加えられるが、前述のとうり、トランジスタ１４は遮断
状態であるため、掛算回路を構成するトランジスタ８゜
９．１０．１１，１２．１３には電流が流れず、またト
ランジスタ６．７にも電流は流れない。このときクロマ
発振回路４に印加されるＤＣ電圧は第２図ｄのｖ４で示
されるように抵抗１９．２１とコンデンサ２２．２３で
得られる時定数でもって基準バイアス２０の電圧ｖ５に
近づいていく。
パルスＶ３の期間Ｔ６が終るとバースト信号Ｖ７が入力
されると安定な状ａ Ｖ ｓに戻るため電圧が上昇する
が、その上昇に必要な電圧は最大ｖ９であるため、短期
間で安定状態に戻れ、映像信号の初めの部分での位相ず
れが少なくなり、安定な色出力が行なわれることとなる
。
されると安定な状ａ Ｖ ｓに戻るため電圧が上昇する
が、その上昇に必要な電圧は最大ｖ９であるため、短期
間で安定状態に戻れ、映像信号の初めの部分での位相ず
れが少なくなり、安定な色出力が行なわれることとなる
。
発明の効果
以上のように、本発明によれば、水平発振回路により作
られた水平発振パルスをクロック入力とし、垂直同期信
号をリセット入力として用いる論理回路により、垂直同
期信号付近にパルスを発生させ、このパルスによって、
出力を停止するために、各素子のばらつきによらず、安
定したクロマ発振が行なえ、安定した色出力が行なわれ
るという効果が得られる。
られた水平発振パルスをクロック入力とし、垂直同期信
号をリセット入力として用いる論理回路により、垂直同
期信号付近にパルスを発生させ、このパルスによって、
出力を停止するために、各素子のばらつきによらず、安
定したクロマ発振が行なえ、安定した色出力が行なわれ
るという効果が得られる。
第１図は本発明の一実施例によるクロマ自動位相制御回
路を示す回路図、第２図は本発明回路における各点の電
圧を示す波形図、第３図は従来の構成によるクロマ自動
位相制御回路を示す回路図、第４図は従来回路における
各点の電圧を示す波形図である。 １・・・・・・電源端子、２，３・・・・・・クロマ信
号入力端子、４・・・・・・クロマ発振回路、５・・・
・・・フィルター、６．７・・・・・・ＰＮＰ トラン
ジスタ、８．９，１０゜１１．１２．１３，１４，１７
．２４．３１・・・・・・ＮＰＮトランジスタ、１５．
１６．１８．１９゜２１．２５．３０・・・・・・抵抗
、２０・・・・・・基準バイアス、２２．２３・・・・
・・コンデンサ、２７・・・・・・水平発振回路、２８
・・・・・・垂直同期信号入力端子、２９・・・・・・
論理回路。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 第２図 ｔ 第３図 第４図 Ｖフ νス
路を示す回路図、第２図は本発明回路における各点の電
圧を示す波形図、第３図は従来の構成によるクロマ自動
位相制御回路を示す回路図、第４図は従来回路における
各点の電圧を示す波形図である。 １・・・・・・電源端子、２，３・・・・・・クロマ信
号入力端子、４・・・・・・クロマ発振回路、５・・・
・・・フィルター、６．７・・・・・・ＰＮＰ トラン
ジスタ、８．９，１０゜１１．１２．１３，１４，１７
．２４．３１・・・・・・ＮＰＮトランジスタ、１５．
１６．１８．１９゜２１．２５．３０・・・・・・抵抗
、２０・・・・・・基準バイアス、２２．２３・・・・
・・コンデンサ、２７・・・・・・水平発振回路、２８
・・・・・・垂直同期信号入力端子、２９・・・・・・
論理回路。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 第２図 ｔ 第３図 第４図 Ｖフ νス
Claims (1)
- 水平発振回路と、同水平発振回路の出力信号をクロック
入力とし、かつ垂直同期信号をリセット入力として動作
する論理回路と、この論理回路の出力信号により動作を
停止するクロマ信号処理回路とをそなえたクロマ自動位
相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25755488A JPH02104188A (ja) | 1988-10-13 | 1988-10-13 | クロマ自動位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25755488A JPH02104188A (ja) | 1988-10-13 | 1988-10-13 | クロマ自動位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02104188A true JPH02104188A (ja) | 1990-04-17 |
Family
ID=17307896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25755488A Pending JPH02104188A (ja) | 1988-10-13 | 1988-10-13 | クロマ自動位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02104188A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6210994A (ja) * | 1986-07-17 | 1987-01-19 | Sanyo Electric Co Ltd | テレビジヨン受像機の画像安定化回路 |
-
1988
- 1988-10-13 JP JP25755488A patent/JPH02104188A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6210994A (ja) * | 1986-07-17 | 1987-01-19 | Sanyo Electric Co Ltd | テレビジヨン受像機の画像安定化回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPH01136419A (ja) | 発振回路 | |
| JPH02104188A (ja) | クロマ自動位相制御回路 | |
| JP3345200B2 (ja) | 位相回路およびこれを用いる色信号処理回路 | |
| JPH0354900B2 (ja) | ||
| US4278903A (en) | Phase comparison circuit | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| JPH10313235A (ja) | Ｖ／ｆ変換回路 | |
| US3715604A (en) | Integrated circuit frequency divider having low power consumption | |
| JPS6022862A (ja) | 電源回路 | |
| JPH036032Y2 (ja) | ||
| JPH0560284B2 (ja) | ||
| US4175241A (en) | Master-slave flip-flop circuit | |
| JPS5926712Y2 (ja) | Ｐａｌ方式カラ−テレビジヨン信号のバ−スト信号発生回路 | |
| JPS5832347Y2 (ja) | 複合積分回路 | |
| JPS5834844Y2 (ja) | 位相比較回路 | |
| JP2604549B2 (ja) | クランプパルス発生回路 | |
| JPH0350985A (ja) | クロマ自動位相制御回路 | |
| JP2772136B2 (ja) | ビデオ信号増幅回路 | |
| JPH01189293A (ja) | バーストゲートパルス発生回路 | |
| JPH0450659Y2 (ja) | ||
| KR940000257Y1 (ko) | 텔레비젼 수상기의 자동주파수 제어회로 | |
| JPH0568154B2 (ja) | ||
| JP2994882B2 (ja) | 分周回路 |