JPH03102508A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH03102508A JPH03102508A JP1241230A JP24123089A JPH03102508A JP H03102508 A JPH03102508 A JP H03102508A JP 1241230 A JP1241230 A JP 1241230A JP 24123089 A JP24123089 A JP 24123089A JP H03102508 A JPH03102508 A JP H03102508A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- resistor
- collector
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 abstract description 11
- 230000003503 early effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業」二の利川分封
本発明は電源電圧に連動して基準電圧を発生ずる基準電
圧発生回路に関するものである。
圧発生回路に関するものである。
従来の技術
従来より電子回路において人力信号の強度に応してスイ
ッチングを行うスイッチング回路が多用されているが、
スイッチングのタイミングを決定するために、入力信号
と比較される・＼き基／ｉＩ！電圧を発生ずるところの
基準電圧発生回路が必要である。
ッチングを行うスイッチング回路が多用されているが、
スイッチングのタイミングを決定するために、入力信号
と比較される・＼き基／ｉＩ！電圧を発生ずるところの
基準電圧発生回路が必要である。
第２図は従来の基準電圧発生回路であり、１，２はＰ
Ｎ Ｐ ｌ−ランシスタ、３は定電流源、４は抵抗、５
は電源端子、６は基準電圧端子である。
Ｎ Ｐ ｌ−ランシスタ、３は定電流源、４は抵抗、５
は電源端子、６は基準電圧端子である。
ＰＮＰ トランジスタ１，２はカレント・ミラー構成に
なっており、定電流源３と同し大きさの電流が抵抗４に
流れる。定電流源３の電流値をＩ、抵抗４の抵抗値をＲ
とすると、基準電圧端子６に発生ずる電圧はＩＲとなる
。しかし、ＰＮＰ トランジスタ２にはアーり効果が存
在するため、電源端子５に印加する電源電圧を増加させ
ていくにつれ、ＰＮＰ ｝ランシスタ２のコレクタ電流
が増加していき基準電圧端子６に発生ずる電圧はＩＲよ
り大きくなっていく。
なっており、定電流源３と同し大きさの電流が抵抗４に
流れる。定電流源３の電流値をＩ、抵抗４の抵抗値をＲ
とすると、基準電圧端子６に発生ずる電圧はＩＲとなる
。しかし、ＰＮＰ トランジスタ２にはアーり効果が存
在するため、電源端子５に印加する電源電圧を増加させ
ていくにつれ、ＰＮＰ ｝ランシスタ２のコレクタ電流
が増加していき基準電圧端子６に発生ずる電圧はＩＲよ
り大きくなっていく。
発明が解決しようとする課題
−］二記従来の構成では基準電圧発生回路はアーリ効果
の影響を一重に受けているだけであるが、方、スイッチ
ング回路に人力される入力信号は一般にアーり効果の影
響を多重に受けているため、入力信号強度は電源電圧に
よって大きく変動ずる。従って、スイッヂング回路にお
いてスイッチングのタイミングが電源電圧によって変動
ずるという問題点があった。
の影響を一重に受けているだけであるが、方、スイッチ
ング回路に人力される入力信号は一般にアーり効果の影
響を多重に受けているため、入力信号強度は電源電圧に
よって大きく変動ずる。従って、スイッヂング回路にお
いてスイッチングのタイミングが電源電圧によって変動
ずるという問題点があった。
本発明は上記従来の問題点を解決するものて、スイッチ
ングのタイミングを固定するために、電源電圧の変動に
よるアーり効果の影響を強く反映するようにした基準電
正発生回路を提供することを目的とする。
ングのタイミングを固定するために、電源電圧の変動に
よるアーり効果の影響を強く反映するようにした基準電
正発生回路を提供することを目的とする。
課題を解決するための手段
この目的を達するために、本発明の基準電圧発生回路は
、基準電圧端子と電流を出力するトランジスタのコレク
タとの間に抵抗を有した構成をとっている。
、基準電圧端子と電流を出力するトランジスタのコレク
タとの間に抵抗を有した構成をとっている。
作用
この構戒によって、抵抗に電圧降下が生しるためトラン
ジスタのコレクタ・エミッタ間電圧が小さくなり、アー
り効果の影響を強く受けるようにすることができる。
ジスタのコレクタ・エミッタ間電圧が小さくなり、アー
り効果の影響を強く受けるようにすることができる。
実施例
（実施例の構成）
以下、本発明の一実施例について図面を参照しながら説
明する。第１図は本発明の一実施例における基準電圧発
生回路の回路図を示すものである。第１図において、１
，２はＰＮＰ｝ランジスタ、３は定電流源、４は抵抗、
５は電源端子、６は基準電圧端子で、これらは従来例の
構成と同じである。７は抵抗である。
明する。第１図は本発明の一実施例における基準電圧発
生回路の回路図を示すものである。第１図において、１
，２はＰＮＰ｝ランジスタ、３は定電流源、４は抵抗、
５は電源端子、６は基準電圧端子で、これらは従来例の
構成と同じである。７は抵抗である。
（実施例の動作）
以上のよ・うに構威された本実施例の基準電圧発生回路
について以下その動作を説明する。
について以下その動作を説明する。
従来例と同様にＰＮＰＩ−ランシスタＩ，２はカレント
・ミラー構成になっているため、ＰＮＰＩ−ランシスタ
２のコレクタからは定電流源３と同し大きさの電流が出
力される。その電流が抵抗４７に流れることにより、基
準電圧端子６に基準電圧を発生ずると共に、抵抗７にも
電圧降下を生じる。その結果、ＰＮＰトランジスタ２の
コレクタ・エミッタ間電圧は抵抗７がない場合に比へて
小さくなり、アーり効果の影響を強く受けるようになる
。すなわち、電源端子５に印加する電圧の変化に対して
基準電圧端子６に発生ずる基準電圧の変化する割合が大
きくなる。
・ミラー構成になっているため、ＰＮＰＩ−ランシスタ
２のコレクタからは定電流源３と同し大きさの電流が出
力される。その電流が抵抗４７に流れることにより、基
準電圧端子６に基準電圧を発生ずると共に、抵抗７にも
電圧降下を生じる。その結果、ＰＮＰトランジスタ２の
コレクタ・エミッタ間電圧は抵抗７がない場合に比へて
小さくなり、アーり効果の影響を強く受けるようになる
。すなわち、電源端子５に印加する電圧の変化に対して
基準電圧端子６に発生ずる基準電圧の変化する割合が大
きくなる。
アーり効果とは、コレクタ・ベース間空乏層が広がりベ
ース幅が小さくなることによりコレクタ電流が増大ずる
効果であるが、コレクタ・ヘース間空乏層幅ｄはコレク
タ・ベース間電圧ＶＣｔ１の１／３乗に比例する。すな
わち、 ｄ■（Ｖｃｏ”一φ）ｆ／３ φは拡散電位と呼ばれる定数である。従って、１レクタ
・ベース間空乏層幅が変化する割合△ｄ／△ＶＣＢは、 ３（ＶｃＲ＋φ）２／３ となりコレクタ・ベース間電圧あるいはコレクタ・エミ
ッタ間電圧が小さいほど大きくなり、アーリ効果が強く
あらわれるようになる。
ース幅が小さくなることによりコレクタ電流が増大ずる
効果であるが、コレクタ・ヘース間空乏層幅ｄはコレク
タ・ベース間電圧ＶＣｔ１の１／３乗に比例する。すな
わち、 ｄ■（Ｖｃｏ”一φ）ｆ／３ φは拡散電位と呼ばれる定数である。従って、１レクタ
・ベース間空乏層幅が変化する割合△ｄ／△ＶＣＢは、 ３（ＶｃＲ＋φ）２／３ となりコレクタ・ベース間電圧あるいはコレクタ・エミ
ッタ間電圧が小さいほど大きくなり、アーリ効果が強く
あらわれるようになる。
以」二のように本実施例によれば、抵抗７を挿入したこ
とによりアーり効果の影響が強くなり、電源端子５の電
源電圧変動ｌこ対して基準電圧端子６に発生ずる基準電
圧の変化する割合を大きくすることができる。
とによりアーり効果の影響が強くなり、電源端子５の電
源電圧変動ｌこ対して基準電圧端子６に発生ずる基準電
圧の変化する割合を大きくすることができる。
なお、」二記実施例では、Ｐ Ｎ Ｐ Ｉ−ランシスタ
によりカレント・ミラーを構成したが、ＰＮＰ トラン
ジスタの代わりにＮＰＮ｝ランジスタによりカレンＩ・
・ミラーを構成し、ＮＰＮ トランジスタのエミッタを
接地とし、定電流源３，抵抗４の一端を電源端子５へ接
続する構成としてもよい。
によりカレント・ミラーを構成したが、ＰＮＰ トラン
ジスタの代わりにＮＰＮ｝ランジスタによりカレンＩ・
・ミラーを構成し、ＮＰＮ トランジスタのエミッタを
接地とし、定電流源３，抵抗４の一端を電源端子５へ接
続する構成としてもよい。
発明の効果
本発明は、電流を出力するｌ・ランジスタのコレクタに
抵抗を挿入したことにより、アーり効果の影響を強く反
映した基準電圧を発生ずることのできる優れた基準電圧
発生回路を実現できるものである。
抵抗を挿入したことにより、アーり効果の影響を強く反
映した基準電圧を発生ずることのできる優れた基準電圧
発生回路を実現できるものである。
第１図は本発明の一実施例における基準電圧発生回路の
回路図、第２図は従来の基準電圧発生回路の回路図であ
る。 １，２・・・・・・Ｐ Ｎ Ｐ ｌ−ランジスタ、３・
・・・・・定電流源、４，７・・・・・・抵抗、５・・
・・・・電源端子、６・・・・・・基５ ６ 準電圧端子。
回路図、第２図は従来の基準電圧発生回路の回路図であ
る。 １，２・・・・・・Ｐ Ｎ Ｐ ｌ−ランジスタ、３・
・・・・・定電流源、４，７・・・・・・抵抗、５・・
・・・・電源端子、６・・・・・・基５ ６ 準電圧端子。
Claims (1)
- カレント・ミラーを構成する第１トランジスタおよび第
２トランジスタを有し、前記第１トランジスタのコレク
タには定電流源が接続され、前記第２トランジスタのコ
レクタには第１抵抗と第２抵抗とが直列に接続され、前
記第１抵抗と前記第２抵抗との接続点に発生する電圧を
出力することを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241230A JPH03102508A (ja) | 1989-09-18 | 1989-09-18 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241230A JPH03102508A (ja) | 1989-09-18 | 1989-09-18 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03102508A true JPH03102508A (ja) | 1991-04-26 |
Family
ID=17071139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241230A Pending JPH03102508A (ja) | 1989-09-18 | 1989-09-18 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03102508A (ja) |
-
1989
- 1989-09-18 JP JP1241230A patent/JPH03102508A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08340243A (ja) | バイアス回路 | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JPH03102508A (ja) | 基準電圧発生回路 | |
| US5103123A (en) | Phase detector having all NPN transistors | |
| JP2572758B2 (ja) | 直流再生回路 | |
| JPS6022862A (ja) | 電源回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JPS60141014A (ja) | アナログスイツチ | |
| JPH01305609A (ja) | 出力回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH02122711A (ja) | 利得制御装置 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0750857B2 (ja) | 信号切替装置 | |
| JPS6333358B2 (ja) | ||
| JPH09260971A (ja) | 差動増幅器 | |
| JPH09305247A (ja) | 微少電流源回路 | |
| JPH0428169B2 (ja) | ||
| JPS6343408A (ja) | バイアス電圧発生回路 | |
| JPH04302221A (ja) | デジタル／アナログ変換装置 |