JPS6051288B2 - ジヨゼフソン論理回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、ジョゼフソン効果素子を用いたジョゼフソン
集積回路を構成するための論理回路として極めて広い動
作範囲を有するジョゼフソン論理回路に関する。

近年、ジョゼフソン効果素子を用いたジョゼフソン集積
回路は低消費電力、超高速動作が可能な電子回路として
広い応用研究が進められている。

従来の磁界制御型のジョゼフソンスイッチング回路では
、ジョゼフソン効果素子をインダクタンスと併用してそ
の機能を果たしているため、集積度を向上させるために
回路の寸法を小さくしようとしてジョゼフソン効果素子
の寸法を縮小すると、同一の入力感度を維持するために
インダクタンス成分は増大し、その結果、回路の全寸法
を縮小することが容易でないという制約条件があつた。
この制約条件を排して微細化が可能て、かつ高い入力感
度と超高速動作の期待てきるスイッチング回路として、
本発明者等は四個のジョゼフソン効果素子を用いて一つ
の閉ループ線路を形成するスイッチング回路（特願昭５
４−１０８１２９号）を提案した。この発明は、第１図
に示すように四個のジョゼフソン効果素子ＪＪ、、ＪＪ
２、ＪＪ３、ＪＪ。（一対の超電導線路１、１を薄い絶
縁層２を介して対向させた構造）で閉ループ線路３を作
り、この閉ループ線路３中で素子間の異なる二点にゲー
ト入力端子ＰＧ）アース側端子ＰＥを設けた上で、この
二点とは異なる位置でアース側端子ＰＥから見て素子数
を非対称となる一点に制御端子Ｐｃを設けたのである。
なお、図中４は線路、５は抵抗を示す。本発明は、上記
四個のジョゼフソン効果素子で構成するスイッチング回
路をそのまま論理回路へ応用した際、論理積の機能を行
なうときの動作領フ域の余裕をより広く保障し、集積回
路への適応をより容易にすることを主目的としてなされ
たものである。本発明の構成を概説すれば、四個のジョ
ゼフソン効果素子で一個の閉ループ線路を構成し、この
５閉ループ線路の中で素子間の向い合う異なる二点にゲ
ート入力側端子、アース側端子を設けた上で、この二点
とは異なる非対称な一点に制御入力端子を設けたスイッ
チング回路の入力部に、新しく論理積をとるための二人
力信号電流をともに並列に同時に一定の抵抗比率のもと
でゲート入力端子と制御端子へ接続する二組の分流抵抗
と、制御端子部に接続する分流抵抗のそれぞれに直列に
挿入したジョゼフソン効果素子で構成した回路装置であ
ると要約することができる。

この様な回路構成において、論理積の二人力信号のうち
、たとえば一方の信号が時間的に他方の信号よりも早く
この論理回路に到着した場合、この入力電流は分流抵抗
の比率に従つて一定の電流が制御端子とゲート端子から
スイッチング回路に注入される。

このとき、スイッチング回路を構成する四つのジョゼフ
ソン効果素子のジョゼフソン臨界電流値に合わせて最高
値をもつように、制御端子に抵抗とともに新たに挿入接
続したジョゼフソン効果素子のジョゼフソン臨界電流値
を定めると、このジョゼフソン効果素子が超電導状態か
ら抵抗状態に遷移し、入力信号電流は四個のジョゼフソ
ン効果素子で構成するスイッチング回路に注入すること
が阻止される。そして、この入力信号電流はもう一方の
分流抵抗を通して、スイッチング回路のゲート入力端子
へと流れを変える。この回路への電流の注入の後に、時
間的に遅れた他方の入力信号が入力端子に到着して、こ
の入力信号が直列接続された分流抵抗とジョゼフソン効
果素子を通してスイッチング回路に注入されると、先に
到着してゲート入力端子へ流入している入力信号の電流
の助けをかりてスイッチング回路は超電導状態より抵抗
状態へと遷移する。その結果二つ．の入力信号電流はゲ
ート入力端子に接続された分流抵抗を通して、ゲート入
力端子て合流し、出力端子へと流れる。この出力電流は
、その論理機能のうちのひとつである二つの入力信号の
積の信号に対応している。即ち、この回路構成によつて
論丁理積が果たされる。入力信号が全く同時にスイッチ
ング回路に到着したときには、入力信号電流がそれぞれ
の分流抵抗を通して流れ、スイッチング回路のゲート入
力端子と制御端子でそれぞれに重畳される。スイッチン
グ回路の入力感度が高いたくめ、このときには制御端子
に接続されたジョゼフソン効果素子が抵抗状態へ遷移せ
ずに超電導状態のままでいる低い値の制御電流の重畳に
よつて、スイッチング回路が超電導状態から抵抗状態へ
スイッチする。この場合も二つの入力信号があつたとき
にのみスイッチするから、論理積の出力信号が確かに得
られることが判る。以上、二つの入力信号の時間的な遅
延の差に対するこの回路の動作の違いから、一つの入力
信号によるスイッチング回路のスイッチ動作レベルより
、二つの入力信号によるスイッチング回路のスイッチ動
作レベルが低く取れ、二つの入力信号があるときにのみ
出力される論理積の機能を動作範）囲は広い。

四つのジョゼフソン効果素子でのみ構成するスイッチン
グ回路の制御端子とゲート入力端子に二つの入力信号電
流が分流注入されるように、並列に二組の分流抵抗を設
け、さらに制御端子に接続・される二つの分流抵抗には
これに直列に個別にジョゼフソン効果素子を挿入接続し
ているので、二人力論理積回路において安定な動作領域
を得ることができる。

以下、添付の図面に即して、本発明の基本論理回路と、
これを応用した排他的論理和（ＥｘｃＩｕｓｉｖｅＯＲ
）回路及び半加算回路の実施例について説明する。

第２図に示すのは、論理積の機能を果たす基本的論理回
路である。

第１図に示した、超電導線路と絶縁層で構成される四つ
のジョゼフソン効果素子月，，ＪＪ２，ＪＪ３，ＪＪ４
て閉ループ線路とするスイッチング回路Ｇ１のゲート入
力端子Ｇと制御端子Ｃに、二つのＡとＢに対応した入力
信号電流１ＡとＩＢがそれぞれ独立に並列にスイッチン
グ回路のＧ点とＣ点よりアースへ流入するように最適値
を選んで分流抵抗ＲｇＡ９ＲｇＢ９ＲＣＡ９ＲＣＢを接
続する。さらに、制御端子Ｃへ接続されている抵抗Ｒｃ
Ａ，ＲｃＢにはこれと直列に単独のジョゼフソン効果素
子月。と月。がそれぞれに挿入接続される。回路Ｇ１の
ゲート入力端子Ｇには、第２図にあるように出力電流の
ための引き出し線が設けてある。この構成で、外部から
の独立な二つの信号電流ＩＡとＩＢが時間差をもつて供
給されると、たとえば時間的にＩＡが先に供給されると
、ＩＡは分流抵抗ＲｇＡ＜５ＲｃＡの抵抗比率に応じて
Ｇ点とＣ点より回路Ｇ１に流入する。

この状態ではＩＡの電流レベルが低く、回路Ｇ１はスイ
ッチしない。そしてジョゼフソン効果素子月。のみが超
電導状態より抵抗状態へ遷移してしまい、入力電流１Ａ
はそのほとんどの成分が電流路を変えて分流抵抗ＲｇＡ
を通り、回路Ｇ１のゲート入力端子Ｇ点よりアースへ流
れる。そして、もう一方の信号電流１Ｂが入力端子Ｂ点
に供給されると、ｈと同様に分流抵抗Ｒｇ８とＲＣＢを
通して回路Ｇ，に流入する。すると回路Ｇ１はすでにゲ
ート電流としてｈがＧ点より供給されているため、高い
感度をもつスイッチング回路の性質に従つて容易に超電
導状態より抵抗状態へと遷移し、スイッチングする。ま
た、同時刻−に入力信号電流が供給されたときは、同時
に二つの入力信号電流がそれぞれの分流抵抗ＲＣＡ，Ｒ
ｇＡとＲｃＢ，ＲｇＢを通して回路Ｇ１のゲート入力端
子Ｇと制御入力端子Ｃで重畳される。このときは、回路
の入力感度が高いため、ジョゼフソン効果素子ＪＪＡと
月Ｂと流れる制御電流がその臨界電流値に満たない低い
電流値のときに回路Ｇ１が超電導状態から抵抗状態へ遷
移してスイッチする。二つの入力信号の時間的な遅れの
違いがこの論理回路の幅の広い動作範囲を作り出す。次
に、この回路構成によつて果たされる論理積の動作範囲
が極めて広く、優れた論理回路であることを示す目安と
なる論理積閾値曲線の算結果例のひとつを第３図に示す
。

入力信号電流ｈとｈの平面において太い曲線が、この論
理積回路で信号が有のときの出力信号を出す閾値曲線で
ある。この閾値曲線の外に接して斜線を施して囲んだ正
方形の領域が論理積の安定動作を保障することを意味し
ている。この領域の広さが集積回路に応用した際に各回
路の素子特性の間に６０％以上のバラツキが有つたとし
ても安定に動作することを示し、この論理回路の優れて
いることを意味している。動作方法は先にも説明した通
り、たとえば二つの入力信号電流に時間的な遅れがあり
、ＩＡが先であれば第３図中の矢印１Ａ，の動作につづ
く、矢印１Ｂ１の動作によつて正方形の動作領域を得る
。二つの入力信号の到着時刻が逆の場合には、矢印１Ｂ
２と矢印１Ａ２の動作によつて正方形のスイッチング動
作領域を得る。二つの入力信号が同時刻に入力された時
に矢印のＩＡ３＋ＩＢ３に従つてやはり正方形の動作領
域を得る。第４図は第２図の論理積回路を排他的論理和
（ＥｘｃｌｕｓｉｖｅＯＲ）回路へ応用した実施例を示
す。

この回路構成は第２図の回路のスイッチ回路Ｇ１のアー
ス端子に新しくスイッチング回路Ｇ２が挿入されている
。そしてスイッチング回路Ｇ１のゲート入力端子には終
端用負荷抵抗ＲＬｌが接続されていて、出力線路は新し
く設けたスイッチング回路Ｇ２のゲート入力端子より引
き出されている。スイッチング回路Ｇ２の制御端子から
は、時間のタイミングを計るタイミング電流１Ｔを二つ
の入力信号電流１ＡとＩ［３が供給された後に供給する
。この論理回路では、二つの入力信号電流１Ａ．１５１
Ｂの両方が有意のレベルで入力してスイッチング回路Ｇ
１がスイッチし、終端負荷ＲＬｌへ流出するか、若しく
は両方の入力がないときスイッチング回路Ｇ２のゲート
入力端子にはゲート電流は供給されず、このときタイミ
ング電流１Ｔのスイッチング回路Ｇ２への注入によつて
出力電流は流出しない。入力信号電流１ＡとＩＢのどち
らか一方のときには、スイッチング回路Ｇ１はスイッチ
ングしないから、その入力信号電流はスイッチング回路
Ｇ２のゲート入力端子へ供給され、その後のタイミング
電流１Ｔによつてスイッチング回路Ｇ２はスイッチング
して出力端子へ電流が流出する。この論理関係を真理値
表にしてまとめると次の第１表のようになる。この真理
値表は明らかに排他的論理和 （ＥｘｃｌｕｓｉｖｅＯＲ）であることを示す。

第４図の回路はその基本的動作が第２図の論理積回路に
従つていることから、第２図の回路と同等に極めて幅の
広い安定動作領域を持つていると同時に、通常７の基本
的論理回路で排他的論理和回路を構成するときに必要と
する。スイッチング回路の数に比べて極めて少なく、わ
ずか二個のスイッチング回路と四個の分流抵抗および二
個の単独のジョゼフソン効果素子のみで構成されており
、部品点が少なフくてすむため高密度集積回路への応用
が極めて有利てあることを特長としている。第５図は第
４図の排他的論理和回路を応用して構成した半加算回路
を示す。

第５図の回路が示す通り回路の構成部品は第４図と等し
い。スイッチング回路Ｇ１のゲート入力端子より出力線
１を引き出し、スイッチング回路Ｇ２のゲート入力端子
より出力線２を引き出し、二つの出力端子より同時に論
理出力が並列に出力できるよう構成されている。この回
路の入出力信号の論理関係は、先に示した動作原理に従
つて動作することから第２表の真理値表にまとめられる
。この真理値表から出力１は半加算回路の桁上げ信号（
キャリー）に、また出力２は和信号（サム）に対応して
いる。

即ち、この論理回路構成によつて少ない部品点数で半加
算回路が構成でき、しかも幅広い安定動作領域が保障で
きることが判る。この半加算回路はさらにカスケード接
続を行なうことによつて、全加算回路を構成することが
できる。その全加算回路はさらにカスケード接続してｎ
ビット全加算回路を構成することもできる。なお、第４
図と第５図のスイッチング回路Ｇ２の制御Ｇ２の制御線
に接続した抵抗Ｒｓは、スイッチング回路Ｇ２のジョゼ
フソン効果素子月，をスイッチングの際、確実に抵抗状
態へ遷移させ、スイッチ後の出力電流の制御端子側への
逆流を阻止するために設けられたものである。

以上の各実施例の論理回路において、スイッチング回路
の制御端子に接続される分流抵抗Ｒ。

ＡとＲＣＢは設計パラメータの具合によつて排除するこ
とも可能である。図面の簡単な説明第１図は先に提案し
たスイッチング回路の概略構成図、第２図は本発明の基
本論理回路図、第３図は第２図の回路構成において実現
される論理積動作の閾値曲線と動作領域を示す図、第４
図は本発明の実施例の１つである排他的論理和回路図、
第５図は本発明の実施例の他の１つである半加算回路を
示す。

図中、１は超電線路、２は絶縁層、３は閉ループ線路、
４は線路、５は抵抗、月，，ＪＪ２，ＪＪ３，ＪＪ４，
ＪＪＡ，ＪＪＢはジョゼフソン効果素子、ＰＯはゲート
入力端子、ＰＥはアース側端子、Ｐｃは制御端子〜Ｒｇ
Ａ９ＲｇＢ９ＲＣＡ９ＲＣＢは分流抵抗〜Ｇｌ９Ｇ２は
はスイッチング回路を示す。

Claims (1)

【特許請求の範囲】
1. １ 一対の超電導線路を絶縁層を介して対向させてなる
   ジョゼフソン効果素子を四個用いて閉ループ線路を形成
   し、該閉ループ線路中の対向して異なる二点にゲート入
   力端子及びアース側端子を設けると共に該二点とは異な
   る非対称な一点に制御電流を入力するための制御端子を
   設けてスイッチング回路を構成し、さらに二つの並列な
   入力信号端子より入力電流を上記スイッチング回路のゲ
   ート入力端子と制御端子に供給するための二組の抵抗と
   、制御端子側の二つの抵抗にそれぞれ直列に一個ずつジ
   ョゼフソン効果素子を挿入接続したことを特徴とするジ
   ョゼフソン論理回路。