JPS5910033A - ジヨセフソン閾値論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ジョセフソン接合素子を用いた、ジョセフソ
ン閾値論理回路に関する。

近年、低消費電力、高速スイッチングを行うことのでき
るジョセフソン効果素子は、超高速コンピュータのスイ
ッチング素子として期待されている。とシわけ、超高速
演算回路に用いられる電流注入型機能化論理ゲートが高
集積化の点からもその開発が望まれている。

本発明は、これに鑑み、高速加算回路に用いることがで
き、また多入力に一般化もできる閾値論理回路の提供を
目的としてなされたものである。

閾値論理回路として、ｎ個の入力の中、４個Ｃ２＜Ａ＜
ｎ）が論理−１〃になった時、出力を論理蟻１＃とする
回路があるが、本発明の静的な回路構成の開示により、
後は各ジョセフソン接合素子の臨界電流値や信号電流値
の範囲選択、抵抗値選択により上述の遁の設定は設計容
易となり、場合によっては各信号レベルのアナログ的な
重み付け、乃至は論理−１と着像すべき閾値の各信号毎
の可変等も可能となる。即ち、同じに個の入力でも、特
定の組み合せ群に限ること等も可能となるのである。

以下、添付の図面に即し本発明の実施例に就き説明する
。

第１図は、本発明の比較的基本的な第一の実施例として
、既述のｎを３とした三入力型閾値論理回路／の構成を
示している。

本回路の重要な構成子の一つとして、一般に４ＪＬ　（
４−Ｊｕｎｃｔｉｏｎｓ　Ｌｏｏｐ　：四接合閉ループ
型）ゲートと呼ばれる特開昭５６−５２８５０号に開示
の電流注入型閉ループジョセフノンスイッチングゲート
コがある。

これは、既に知られているように、原理的な必要個数（
実際の素子ではその個数が異なる場合も有り得る）とし
ての四つのジョセフソン接合素子ＪＡ、ＪＲ，ＪＣ，Ｊ
Ｄで一つの閉ループ３を構成し、この閉ループを左枝回
路（左ブランチ）３Ｌと右枝回路（右ブランチ）　ＪＲ
とに振り分ける該ループ上の二点に回路電流端子Ｐ。、
ＰＥを設け、両ブランチ中のジョセフソン接合素子（以
下、単に接合）の個数を二つづつとすると共に、一方の
ブランチ（この場合ＪＬ）中の接合（ＪＡ、ＪＲ）間に
制御端子Ｐｃを設けたものである。一対の回路電流端子
ＰＧ　ｒ　ＰＩにあって、一般に低電位乃至接地側はア
ース端子Ｐｇｓ他方はゲート端子Ｐ。等とも呼ばれる。

この基本ゲートコの動作は上述の特許出願を始め、以後
の関連特許出願群、学会発表、刊行物記載等により知悉
されているが、基本的な動作としては、端子ＰＧｒＰＥ
間に回路電流乃至ゲート電流゛ｉｇを流している状態下
で制御端子ＰＣから閉ループ３内に制御電流ｉｃが流入
すると、その重畳効果によシ、零電圧状態にあった接合
ＪＢが電圧状態乃至抵抗状態へ遷移し、これに次いで、
右ブランチ中の接合ＪＣ＋ＪＤが電圧状態にスイッチし
、もって回路電流端子ＰＧ　ｊ　Ｐ　Ｅ間に並列に抱か
せた負荷抵抗ＲＬへ回路電流ｉｇを出力電流ｉ。

として出力させる動作がある。ここで一般に、電流ゲイ
ンＡ　＝　ｉｏ／ｉｃを稼ぐため、制御端子側ブランチ
の接合の臨界電流は他方のブランチの接合のそれよりも
小さく、好ましくは１／２〜１／３程度に選ばれる。こ
のような閾値関係、即ち、制御端子のある方のブランチ
中のジョセフソン接合素子の閾値電流の方が小さいとい
う関係はまた、印加電流シーケンスを変えることにより
、異なる閾値曲線に従う動作を起こすことも知られてい
る。

先の説明では、ゲート電流ｉｇのバイアスの下での制御
電流ｉ６の印加に伴う動作であったが、電流印加シーケ
ンスを逆にして、制御電流ｉＣを流してからゲート電流
ｉｇを加えるという条件下では、成る程度以上の制御電
流ｉＣを流すと、接合ＪＲがスイッチするのみ々らず、
端子Ｐｃから左ブランチ３Ｌのもう一方の接合ＪＡを介
し右ブランチ３Ｒからアース端子ＰＥへ抜ける右回り電
流により、相対的に右ブランチ中の接合のそれよりも臨
界電流の小さな接合ＪＡも共にスイッチする状態が起き
る。

すると、この時点で、制御電流ｉｃは閉ル−プ３に対し
て独立（原則として無関係）となり、従って、以後加え
られるゲート電流ｉｇは制御電流ｉ６の重畳に依らずに
単に端子ＰＧ、Ｐｇ間に直列に入っている二つの接合Ｊ
Ｃ、Ｊｏを流れるため、当該両接合Ｊｃ　、　ＪＤがス
イッチするに足る臨界ゲート電流値は絶対値として同じ
制御電流値下でも先のシーケンスによる場合よりは制御
電流の助けがない分だけ大きくなる。この閾（１４曲線
上の領域は、一般に気不感帯〃と呼ばれている。

即ち、先のｉｇ→ｉｃのシーケンスを本来的とするなら
、その本来ならば閉ループが電圧状態に遷移してる筈の
ゲート電流値でも、ｉＣ→ｉσというシーケンスの相違
により電圧状態に遷移しない、言わば感じない、という
状態が生まれるからである。

然し勿論、この不感帯領域でも、成るゲート電流値では
当該不感帯領域内に留まるが、例えばこの倍の電流値と
々れば不感帯領域の閾値曲線を越えて閉ループを電圧状
態乃至負荷抵抗から見て高インピーダンス状態とさせる
動作は可能で、後述する本発明の応用ではこうしたこと
も利用している。

第１図示の本回路ｌの説明に戻ると、既述のようにここ
では三入力型としたから、三つの入力端子ＩＮ＋　、　
ＩＮｓ　、　ＩＮｓ　を要するが、各入力端子（ｄ１夫
々、専用のジョセフソン接合素子Ｊｌ　＋　Ｊｔ　＋Ｊ
、を経由した後、一本の共通入力線路グを介してゲート
λの制御端子ＰＣに接続されると共に、夫々、専用の抵
抗Ｒ，、Ｒ，、Ｒｓを介した後、共通の回路電流乃至ゲ
ート電流線路ｊからゲートコのゲート端子Ｐ。に接続が
採られている。

そしてまた、各個別の入力線路ｇ／、４’λ、１１３中
の各接合山＊　Ｊｔ　ｌ　Ｊ３の臨界電流値Ｉｏ＋　Ｔ
　Ｉｎｓ　＋　Ｉｏｎは、先の制御電流ｊｃのみによる
閉ループ左ブランチ中の接合ＪＡ、ＪＲが共にスイッチ
するだめの臨界電流値■。ｃＪ：’）も小さく選んでお
く。この場合は更に簡単のため、 Ｉｏ＋　＝　Ｉｎｓ　＝　ＩＯ３＝　Ｉｏｉ　＜　Ｉｎ
ｃ　　　−（１）としておく。

閉ループ３のアース端子Ｐ０は、通常通り、接地して良
く、出力負荷抵抗ＲＬも本回路／の出力を見る抵抗とし
てゲート端子とアース端子間に閉ループと並列に設けて
良い、 このような静的構成によれば、その他の抵抗値関係、電
流値関係の設計如何により様々な応用動作が可能である
が、ここでは先づ簡単な例として、三入力ＩＮ＋〜ＩＮ
ｇの中、三入力以上から閉ループ３中に電流ｉ　（サフ
ィックス省略は一般化）が流れた時に出力電流ｉｏが出
力抵抗Ｒｔ。

に現れる論理動作をさせる場合に就き説明する。

ここで、人、出力共、電流が流れる、ということを論理
嘔１〃に、その逆を論理−０〃に対応させる。

そして、各端子からの論理（Ｓ１／Ｊ　と着像すべき入
力電流ｉ１〜ｉ５の大きさＩＩ〜Ｉ８は、簡単のため、
総て同じ、即ちＪｌ　＝　ｌｌ−Ｉａ　＝　Ｉｉ　　と
し、この電流値を、先の個別入力線路４ｔ／〜弘３中の
各接合の臨界電流値１゜ｉよりは大きくしておく。

ＩＩ　＝　Ｉｔ　＝　Ｉｓ　＝　Ｉｊ　’）　Ｉｏｊ　
　　　・・・（２）以下、所賛の動作を順を追い乍ら説
明すると共に、その過程でこの場合の動作に要する他の
電流値関係等に就き言い及ぶ。

先つ、三入力の中の一人力にのみ、例えば、第２図にタ
イムチャート的に模式化した時刻ｔ＝１に示すように入
力Ｉ　Ｎｔにのみ値工、の電流１１が流れ込んだとする
。

すると、先掲の（１）　、　（２＞式から、閉ループ３
中の左ブランチ内接合ＪＡ、ＪＢが電圧状態に遷移する
前に、入力線路ｔ／、／中の入力接合占を電圧状態にス
イッチさせることができる。

これは例えば、電流ＩＩの値をＩＩ＞ＩＩＩＣに選んだ
としても可能である。この閉ループ３中の接合ＪＡ＋Ｊ
Ｂが共に制御電流ｉｃのみにてスイッチする臨界電流Ｉ
ｏｃの範囲は後述するが、上記のようにＬ＞Ｉｎｃとし
た場合に就いて、各電流の立ち上が９部分（第２図中の
仮想線０で囲った部分）の微小時間範囲を拡大して第５
図に示し、時間の経過で説明すると、より判かり易く々
る。

第６図では、電流ｉが零からＩｊにまで立ち上がる過渡
期のカーブＩｊ（ｔ）を直線で近似し、立ち上がり始め
の時刻を原点として時間Ｔ８経過後にカーブＩｊ　（一
定）で示すように所期電流値Ｉｉに至るものとして示し
ている。

ここでは第一人力■凡に例を採っているので、これに即
すと、カーブＩ＜　（ｔ）に従う電流（の電流値上昇過
程において、仮に入力接合Ｊｌがなければ、先のＩｉ　
＞　Ｉｏｃの仮定により、時間Ｔｃ経過後に閉ループ中
の両接合ＪＡ＋ＪＢを共にスイッチさせる臨界電流値Ｉ
。Ｃを点ａで越える筈の所、当該入力接合Ｊ１が存在し
て、（１）式よりＩ。１＜Ｘａｃであるから、上記時間
Ｔ、以前の経過時間Ｔｉにおいて、この接合Ｊ、を点す
で示すように電圧状態にスイッチさせることができるの
である。

このようにして、接合ＪＩがスイッチすると、入力電流
ｉは閉ループ３中の制御端子Ｐ、に関して分離され、今
度は相対的に似インピーダンスとなった、乃至はそのよ
うな状態を作り得る抵抗値範囲の入力抵抗Ｒ，を介して
閉ループ３に対してゲート端子馬から流入するように転
換される。

而して、カーブＩｉ　（一定）＝工＋（一定）で示すよ
うに、完全に電流値工、にまで電流ｉが立ち上がっても
、この閉ループ３のゲート電流ｉｇのみによる臨界電流
値■。Ｌ　（これは閉ループ３の制御電流がない時の最
大臨界電流値Ｉ。ＭＡＸに相肖する）を Ｉｏｔ＞　Ｉｔ−（３） と選んでおけば、ゲート電流ｉＵとなった単一の入力電
流イ１のみではこのゲートコをスイッチさせず、従って
一人力のみでは出力論理を気１１としないという予定の
動作が満足できる。即ち、出力電流ｉ０の値は零である
。

上記動作は、第二人力ＩＮ、のみ、または第三入力ＩＮ
、のみが一１＃となっても、各専用のジョセフソン接合
素子Ｊｔ、Ｊｓに対して山と同様の配慮をすれば（既述
）、全く同様の動作となる。

次に、三入力の中、二人力が論理気１〃となった場合を
第２図中の時刻ｔ＝２で示すように、第一人力ＩＮ、と
第二人力ＩＮ、の論理Ｓ１Ｎの具現で代表して説明する
。

この場合、各電流ｉ１．ｉ２の単独の立ち上がりカーブ
、即ち各専用線路ｖ／、≠コ中の各専用接合Ｊ、　、　
Ｊ２に対する立ち上がりカーブは、夫々Ｉｉ　（ｔ）を
１ｔ（ｔ）、　Ｉｔ　（ｔ）として読み替えれば良いが
、閉ループ３の制御端子Ｐ。から該閉ループ内に流入す
る面電流ｊＬｚ２の和、即ち共通人カ線路ｖ中における
制御電流ｉＣの電流値■ｃの変化率乃至スルーレイトは
、当然に各電流ｉ１．ｊ２単独のそれの倍と等価となる
。従って、これを２Ｉｊ（ｔ）として示し、安定した場
合を動電流値Ｉｔ　、Ｉｔの和を表すカーブ２Ｉｊ　　
（一定）で示している。

すると、第６図中に顕らかな通シ、各入力に専用の接合
Ｊ＋　、　Ｊｔが、夫々単独の電流値ＩＩ（ｔ）。

Ｘ、（ｔ）でスイッチする迄の経過時間Ｔｉ以前の経過
時間Ｔ、′において、点Ｃで示すように動電流値の和ｚ
ｉ７（ｔ）で臨界電流Ｉ。Ｃを越え、閉ループ３中の左
ブランチ３Ｌの面接合ＪＡ　＋　Ｊｎを共にスイッチさ
せることができる。

面接合ＪＡ　Ｉ　Ｊ　Ｂがスイッチすると、各入力電流
ｉ１．ｉ２は抵抗Ｒ，、Ｒ，側の岐路夕／、６．２に転
流され、共通ゲート線路ｊを介して両者相俟ってゲート
電流ｉｇとして閉ループ３中に流入する。

而して、閉ループ中で未だ零電圧状態を保っている面接
合ＪＣｒ　ＪＤを共にスイッチさせ、る臨界電流値Ｉ。

Ｌ′を二人力の動電流値の和Ｉｔ　十Ｉｔ　、一般化し
２て２Ｉｊより小さく選んでおけば、第５図中、点ｄで
示すように、゛閉ループ３を電圧状態に遷移でき、当該
ゲート電流ｉｇを負荷抵抗Ｒｔ、への出力電流ｉｏとし
て出力させることができ、もって所期の目的としての二
人力の論理島１〃で出力論理−１〃を得る動作が満足さ
れる。勿論、他の入力の組み合せ、即ちｉｌとｉ５　、
　ｉ２とｉ５に就いても上記動作はあてはまり、抵抗値
Ｒ１−Ｒ３乃至各般定電流値を同じに採れば、各入力端
子は総て等価な端子、入れ替え可能な端子となる。

しかし逆に、各抵抗値や設定電流値の設計により、特定
の組み合せに限って所定の論理を採ったり、重味付けを
考えることも可能である。

また、上記のように総ての入力電流値、入力接合臨界電
流値を同じにした場合においても、閉ループＪにおいて
、総ての接合ＪＡ〜ＪＤが零電圧状態にある時の臨界電
流値Ｉ。Ｌの方が右ブランチ３Ｒ中の接合Ｊｃ　＋　Ｊ
ｏのみが零電圧状態にある時のそれ■。Ｌ′に比して大
きいが、動作の安全を見込んで■。Ｌ′を基準に設計す
ると（即ち、−人力時のゲート電流に対する余裕を大き
く採ると）、１、Ｌ’の範囲を下式で選べば良い。

２Ｉｉ≧ＩＯＬ’≧Ｉｉ　　　　　　−＝　（４）更に
、上記動作及び第５図中から顕らかな通り、左ブランチ
中の面接合ＪＡ、ＪＲを共にスイッチさせる臨界電流値
Ｉ。Ｃの最小（ＭＩＮ）、最大（ＭＡＸ　）間の設計中
ＭＩＮ＜Ｉ。ｃ　＜ＭＡＸ　　は、（１）式に加えて、 １、）ｚ　りＩ６ｃ　＜２１．ｉ−（５）となる。

壕だ、第２図中の時刻ｔ＝５で示すように、三入力のい
づれもが論理−１〃となった場合は、その過渡期カーブ
３Ｉｊ（ｔ）　　（図示せず）け２Ｉｚ（ｔ）よシ当然
急峻になり、一方、Ｉｔ（’）は動かないから、点Ｃは
第３図中で、より左方に移動し、動作確実度乃至余裕度
が増すという付帯効果の存在と共に、出力論理は囁１〃
となり、動作は基本において二人力が論理＾１〃となっ
た時と同じである。但し、三入力の一致で始めて出力論
理気１１とする設計も上記条件例から推して容易にでき
る（例えば５１ｉ　＞　１．ｔ、’≧２Ｉ＜）、。

第１しｊ示の構成を一般化すると、第４図示のような構
成と力る、 入力端子ＩＮの個数をηとし、各入力端子４Ｎ。

〜ＩＮ？１の個別入力線路ゲ／〜ｔｔｎ中に各専用のジ
ョセフソン接合素子Ｊ、〜Ｊｎ苓・配した拶、共通入力
線路ｇ［まとめてゲートコの制御端子馬へ接続を搾り、
回じ〈各入力端子ＩＮ、〜ｌＮ７Ｌ　　から個別のゲー
ト線路ｊ／〜ｓｎ中の右（抗Ｒ７〜Ｒｎを経由して共通
ゲート線路ｊＫｔとめ、ゲート端子Ｐ。に入力させてい
る。

他は第１図示と同様の構成で良く、上べＬ１シた４Ｓ条
件を求めたと１１１様の手１１に’ｌによる所望の設計
により、ｎ個の入力の中、Ａ（２≦Ａくη）個の入力が
論理ｓ１ｇとなった時に出力の論理を気１＃とする等の
論理動作を行なわせることができる。

上記した所で、本発明による回路ｔｆｉ、加算器の桁上
げに用い得ることが判かシ、そうした応用を図ればゲー
ト段数の減小、高速化に寄与し得るものとなるし７、そ
の他、入力４Ｍ号数の多い、複雑な論理機能を一個のゲ
ートの採月」で１−すえる外、入力のアナログ的な取扱
い処理もできるため、各種分野、回路系におけるジョセ
フソン系装置の高速化、高叶、稍化を図り得るものとな
る。

【図面の簡単な説明】

第１図は本発明回路の一実施例の構成図、第２図１及び
第５図は第１図示実施例回路の応用動作の一例の各説明
図、第４図は本発明他の実施例の回路の構成図、である
。 図中、／は全体としての閾値論理回路、ユは′覗淀江入
型閉ループジョセフソンスイッチングゲート、３は閉ル
ープ、グは共通入力線路、ゲ／〜≠ｎｌｔ、を個別入力
線路、ｊは井戸ゲート線路、ｊ／〜−ｔ？Ｌは個別ゲー
　ト線路、Ｊ１〜Ｊｎは各入力専用のジョセフソン接合
素子、山〜Ｒｎは各人力専用の抵抗、Ｒｔは負荷抵抗、
である、。 ｆｆ１１図 隋２… 第３図 量

Claims (1)

【特許請求の範囲】
1. 制御端子と一対の回路電流端子とを持つ電流注入型閉ル
   ープジョセフソンスイッチングゲートを有し、複数の入
   力端子を、各入力端子に個別のジョセフソン接合を介し
   た後、上記制御端子に接続すると共に、各入力端子に個
   別の抵抗を介して上記一対の回路電流端子の一方に接続
   し、該一対の回路電流端子間に負荷抵抗を接続したこと
   を特徴とするジョセフソン閾値論理回路。