JPS6050792A - 磁気バブルメモリ制御方式 - Google Patents
磁気バブルメモリ制御方式Info
- Publication number
- JPS6050792A JPS6050792A JP58158088A JP15808883A JPS6050792A JP S6050792 A JPS6050792 A JP S6050792A JP 58158088 A JP58158088 A JP 58158088A JP 15808883 A JP15808883 A JP 15808883A JP S6050792 A JPS6050792 A JP S6050792A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bubble
- read
- circuit
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は電子計算装置等の記憶装置として用いられる磁
気バブルメモリ装置の制御方式に関するものである。
気バブルメモリ装置の制御方式に関するものである。
従来技術と問題点
従来の磁気バブルメモリ装置は第１図の如く構成されて
おり、ａはデータフォーマット回路がコントローラに含
まれる場合、ｂはデータフォーマット回路が独立してい
る場合である。同図において１はコントローラ、２はバ
ブルデバイス、３はデータフォーマット回路、４は直接
周辺回路、５はバブルメモＩＪ ？それぞれ示している
。
おり、ａはデータフォーマット回路がコントローラに含
まれる場合、ｂはデータフォーマット回路が独立してい
る場合である。同図において１はコントローラ、２はバ
ブルデバイス、３はデータフォーマット回路、４は直接
周辺回路、５はバブルメモＩＪ ？それぞれ示している
。
このような従来の磁気バブルメモリ装置では第１図のａ
、ｂ何れにおいてもバブルデバイス２とのデータのやり
とりの主導権はコントローラ１側にある。つまりデータ
転送パルスをコントローラ１から出して、バブルデバイ
ス２とコントローラ１の間でデータを転送している。と
ころがこの方法では、バブルデバイス２が無い状態でも
リードライト動作が行なわれる場合がある。これを避け
るためにはコントローラ１は常にパズルデバイス２の存
在を確認してからライトあるいはリードしなくてはなら
ない。特に多数のバブルデバイスを使う場合にはアクセ
スするページによシ、バブルデバイスが異なるためにソ
フトウェアが複雑になるという問題があった。
、ｂ何れにおいてもバブルデバイス２とのデータのやり
とりの主導権はコントローラ１側にある。つまりデータ
転送パルスをコントローラ１から出して、バブルデバイ
ス２とコントローラ１の間でデータを転送している。と
ころがこの方法では、バブルデバイス２が無い状態でも
リードライト動作が行なわれる場合がある。これを避け
るためにはコントローラ１は常にパズルデバイス２の存
在を確認してからライトあるいはリードしなくてはなら
ない。特に多数のバブルデバイスを使う場合にはアクセ
スするページによシ、バブルデバイスが異なるためにソ
フトウェアが複雑になるという問題があった。
発明の目的
本発明は上記従来の問題点に鑑み、磁気バブルメモリ装
置において、コントローラにバブルデバイスの存在ラリ
−ドライトの動作時においても知らせることができる制
御方式を提供することを目的とするものである。
置において、コントローラにバブルデバイスの存在ラリ
−ドライトの動作時においても知らせることができる制
御方式を提供することを目的とするものである。
発明の構成
そしてこの目的は本発明によれば、バブルメモリを管理
するコントロール回路と、各バブルデバイスごとに付属
し、そのバブルデバイス固有の機能を行なうデータフォ
ーマット回路と全具備する磁気バブルメモリ装置におい
て、各バブルデバイスヘライトしたいデータ、又は各バ
ブルデバイスがらリードしたいデータを、このデータフ
ォーマット回路側から出る制御信号により、コントロー
ル回路からリード、又はコントロール回路ヘライトする
ことを特徴とする磁気バブルメモリ制御方式を提供する
ことによって達成される。
するコントロール回路と、各バブルデバイスごとに付属
し、そのバブルデバイス固有の機能を行なうデータフォ
ーマット回路と全具備する磁気バブルメモリ装置におい
て、各バブルデバイスヘライトしたいデータ、又は各バ
ブルデバイスがらリードしたいデータを、このデータフ
ォーマット回路側から出る制御信号により、コントロー
ル回路からリード、又はコントロール回路ヘライトする
ことを特徴とする磁気バブルメモリ制御方式を提供する
ことによって達成される。
発明の実施例
以下本発明実施例を図面によって詳述する。
第２図は本発明による磁気バブルメモリ制御方式を説明
するための図であり、ａは本制御方式を実施することが
できる装置の構成図、ｂはその動作図である。同図にお
いて、１０はコントローラ。
するための図であり、ａは本制御方式を実施することが
できる装置の構成図、ｂはその動作図である。同図にお
いて、１０はコントローラ。
１１はコントローラの中に設けられたデータレジスタ、
１２はコントローラの中に設けられたクロック検出回路
、１３はバブルデバイス、１４はデータフォーマット回
路、１５は直接周辺回路。
１２はコントローラの中に設けられたクロック検出回路
、１３はバブルデバイス、１４はデータフォーマット回
路、１５は直接周辺回路。
１６はバブルメモＩＪ ’にそれぞれ示す。
本実施例の制御方式全実施できる装置はａ図に示す如く
コントローラ１０と、バブルデバイス１３β肯りαくプ
ルデバイス１３にはバブルメモリ１６．直接周辺回路１
５．データフォーマット回路１４と全具備しており、こ
のデータフォーマット回路１４はリードライトするデー
タをコントローラｌＯとの間で転送するためのデータ転
送りロックを送出する機能を有する。コントローラ１０
側にはこのクロックで動作し、ホストとの間でデータを
やりとりするデータレジスタ１１．！：。
コントローラ１０と、バブルデバイス１３β肯りαくプ
ルデバイス１３にはバブルメモリ１６．直接周辺回路１
５．データフォーマット回路１４と全具備しており、こ
のデータフォーマット回路１４はリードライトするデー
タをコントローラｌＯとの間で転送するためのデータ転
送りロックを送出する機能を有する。コントローラ１０
側にはこのクロックで動作し、ホストとの間でデータを
やりとりするデータレジスタ１１．！：。
このクロックの有無を検出する検出回路１２と全具備し
ている。
ている。
このように構成された装置による制御方式全第２図ａ及
びｂを用いて説明する。リードライト動作の開始と共に
データフォーマット回路１４は転送りロック全コントロ
ーラｌＯ側に出して、データレジスタ１１にバブルメモ
リ１６からのデータを書いたシ、又はデータレジスタ１
１からのデータを読んでバブルメモリ１６へ書き込んだ
りする。
びｂを用いて説明する。リードライト動作の開始と共に
データフォーマット回路１４は転送りロック全コントロ
ーラｌＯ側に出して、データレジスタ１１にバブルメモ
リ１６からのデータを書いたシ、又はデータレジスタ１
１からのデータを読んでバブルメモリ１６へ書き込んだ
りする。
もし、このリードライト動作のときバブルデバイスに付
属するデータフォーマット回路１４が無ければクロック
が出ないので検出回路１２が作動してクロックエラー信
号を出す。このクロックエラー信号にニジコントローラ
ｌＯは以後の動作全中止する。従って本実施例によれば
バブルデバイスの存在をリードライト動作に先だってチ
ェックする必要はなくなる。なお第２図すにおいて、ク
ロックエラー検出信号は１ページの終り毎に出るように
なっており、クロックエラー信号は、クロックが無いと
１ページ目の終りでエラーが立つようになっている。ま
た、クロック検出回路に、クロックの数を数える機能を
持たせれば、１ページ毎のクロック数があらかじめ決め
られた数だけ送られて来たかどうかも検出することが出
来、数が合わない場合には、エラーが立ち異常を検知出
来る。
属するデータフォーマット回路１４が無ければクロック
が出ないので検出回路１２が作動してクロックエラー信
号を出す。このクロックエラー信号にニジコントローラ
ｌＯは以後の動作全中止する。従って本実施例によれば
バブルデバイスの存在をリードライト動作に先だってチ
ェックする必要はなくなる。なお第２図すにおいて、ク
ロックエラー検出信号は１ページの終り毎に出るように
なっており、クロックエラー信号は、クロックが無いと
１ページ目の終りでエラーが立つようになっている。ま
た、クロック検出回路に、クロックの数を数える機能を
持たせれば、１ページ毎のクロック数があらかじめ決め
られた数だけ送られて来たかどうかも検出することが出
来、数が合わない場合には、エラーが立ち異常を検知出
来る。
第３図は他の実施例を説明するための図であり。
ａは本実施例の制御方式を実施する装置の構成図。
ｂはその動作図をそれぞれ示す。同図において第２図と
同一部分は同一符号を付して示した。また１７はバブル
デバイスに設けられたアドレス回路である。
同一部分は同一符号を付して示した。また１７はバブル
デバイスに設けられたアドレス回路である。
本実施例は複数個のパズルデバイス１３−１〜１３−ｎ
’に同時に作動させる場合であシ、前実施例と異なると
ころは、各バブルデバイスは、識別のためのアドレスに
応じて、転送りロック線とリード、ライトデータ線を専
有する時間（−周期内での）を決めるアドレス回路１７
を持っていることである。これによυ同時動作デバイス
数がいくつであってもデータのリードライトができ、ホ
スト側の処理能力に応じたデータ転送速度を得ることが
できる。第２図、第３図では、リードデータ線とライト
データ線が独立しているが、スリーステート出力形式に
して、一本にまとめることも出来る。転送りロック線は
、オーブンコレクタ出力。
’に同時に作動させる場合であシ、前実施例と異なると
ころは、各バブルデバイスは、識別のためのアドレスに
応じて、転送りロック線とリード、ライトデータ線を専
有する時間（−周期内での）を決めるアドレス回路１７
を持っていることである。これによυ同時動作デバイス
数がいくつであってもデータのリードライトができ、ホ
スト側の処理能力に応じたデータ転送速度を得ることが
できる。第２図、第３図では、リードデータ線とライト
データ線が独立しているが、スリーステート出力形式に
して、一本にまとめることも出来る。転送りロック線は
、オーブンコレクタ出力。
スリーステート出力どちらでもよい。丑だ、コントロー
ル信号は、バブルメモリの動作に必要な。
ル信号は、バブルメモリの動作に必要な。
その他の信号である。
発明の効果
以上、詳細に説明したように本発明による磁気バブルメ
モリ制御方式は、データ転送パルスを各バブルデバイス
に付属するデータフォーマット回路からコントローラ側
へ出すようにしてデータ転送を行なうと共に、このパル
スの有無ｋｔｌｊする機能をコントローラ側に持つこと
により、実際の動作中においても、バブルデバイスの存
在の検出ができるといった効果大なるものである。
モリ制御方式は、データ転送パルスを各バブルデバイス
に付属するデータフォーマット回路からコントローラ側
へ出すようにしてデータ転送を行なうと共に、このパル
スの有無ｋｔｌｊする機能をコントローラ側に持つこと
により、実際の動作中においても、バブルデバイスの存
在の検出ができるといった効果大なるものである。
第１図は従来の磁気バブルメモリ制御方式を説明するた
めの図、第２商は本発明による磁気バブルメモリ制御方
式を説明するための図、第３図は他の実施例を説明する
ための図である。 図面において、１０はコントローラ、１１はデータレジ
スタ、１２はクロック検出回路、１３はバブルデバイス
、１４はデータフォーマット回路。 １５は直接周辺回路、１６はバブルメモリ、１７はアド
レス回路をそれぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
めの図、第２商は本発明による磁気バブルメモリ制御方
式を説明するための図、第３図は他の実施例を説明する
ための図である。 図面において、１０はコントローラ、１１はデータレジ
スタ、１２はクロック検出回路、１３はバブルデバイス
、１４はデータフォーマット回路。 １５は直接周辺回路、１６はバブルメモリ、１７はアド
レス回路をそれぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- 【特許請求の範囲】 １、 バブルメモリを管理するコントロール回路と、各
バブルデバイスごとに付属し、そのバブルデバイス固有
の機能を行なうデータフォーマット回路とを具備する磁
気バブルメモリ装置において。 各バブルデバイスヘライトしたいデータ、又は各バブル
デバイスからリードしたいデータを、このデータフォー
マット回路側から出る制御信号により、コントロール回
路からリード、又はコントロール回路ヘライトすること
を特徴とする磁気バブルメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58158088A JPS6050792A (ja) | 1983-08-31 | 1983-08-31 | 磁気バブルメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58158088A JPS6050792A (ja) | 1983-08-31 | 1983-08-31 | 磁気バブルメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6050792A true JPS6050792A (ja) | 1985-03-20 |
Family
ID=15664032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58158088A Pending JPS6050792A (ja) | 1983-08-31 | 1983-08-31 | 磁気バブルメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6050792A (ja) |
-
1983
- 1983-08-31 JP JP58158088A patent/JPS6050792A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651277A (en) | Control system for a magnetic disk drive unit | |
| JPS6050792A (ja) | 磁気バブルメモリ制御方式 | |
| JP3196112B2 (ja) | カード型記憶媒体の複製方法 | |
| JP2538643B2 (ja) | プログラマブル・コントロ―ラ | |
| JPH04369756A (ja) | データ転送方法 | |
| JP2978626B2 (ja) | Ｄｍａコントローラ | |
| SU1462331A1 (ru) | Устройство дл сопр жени | |
| JPH086870A (ja) | データ転送装置 | |
| JPH0652516B2 (ja) | バス・インターフェース装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH01201735A (ja) | マイクロプロセッサ装置 | |
| JPS6052455B2 (ja) | パリティ検出機能のチェック方式 | |
| JPS62205456A (ja) | 記憶装置 | |
| JPH02157952A (ja) | 記憶装置 | |
| JPS63271589A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JPS6194162A (ja) | 時間監視制御機能を備えた情報処理装置 | |
| EP0369935A2 (en) | Multiple posting cache memory | |
| JPS6319054A (ja) | 情報記憶装置 | |
| JPH0544755B2 (ja) | ||
| JPH0535652A (ja) | Ｄｍａコントローラ | |
| JPS5827221A (ja) | デ−タ処理装置 | |
| JPH0415737A (ja) | メモリ装置 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPH0390946A (ja) | 記憶装置 | |
| JPS5816326A (ja) | デ−タチヤネル制御方式 |