JPS604592B2 - 超高周波高出力半導体装置 - Google Patents
超高周波高出力半導体装置Info
- Publication number
- JPS604592B2 JPS604592B2 JP5931979A JP5931979A JPS604592B2 JP S604592 B2 JPS604592 B2 JP S604592B2 JP 5931979 A JP5931979 A JP 5931979A JP 5931979 A JP5931979 A JP 5931979A JP S604592 B2 JPS604592 B2 JP S604592B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- high frequency
- power semiconductor
- ultra
- high power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は超高周波高出力半導体装置の構造に関す。
近年ＧａＡｓＦＥＴの高周波特性が向上し、１昨日ｚ以
上の超高周波に於いても良好な増幅特性を有するＧａ船
ＦＥＴが実用化されるようになった。
上の超高周波に於いても良好な増幅特性を有するＧａ船
ＦＥＴが実用化されるようになった。
然し該ＧａＡｓＦＥＴ等のチップを用いた超高周波高出
力半導体装置に於いては、従来第１図の上面図（該上面
図に於いては説明の便宜上パッ−ケージのキャップは取
りはずした状態で図示してある）に示すように、パッケ
ージ１の有するスタッド２の幅を、該スタッドのねじ孔
３に挿入する２肋で程度の止めねじの頭がのるのに充分
な寸法例えば５〜７肋程度に形成されていたので、該半
導体装置を入力側整合回路４及び出力側整合回路４′の
間にはさんで実装した際に、パッケージ１の中央に落着
した０．５×１．仇肌程度の大きさのＦＥＴチップ５の
電極から内部配線６，６′及び端子７，７′を経て、入
出力整合回路４，４′の後続部８，８′に到達するまで
の距離が遠いために、半導体装置自体の寄生ィンダクタ
ンスが大きくなり、前記整合回路によって半導体装置と
外部回路との整合をとることが困難になり、そのために
超高周波通信装置等の帯城特性を低下させるという問題
があった。本発明は上詫間題点に鑑み寄生インダクタン
スの小さい超高周波高出力半導体装置を提供する。
力半導体装置に於いては、従来第１図の上面図（該上面
図に於いては説明の便宜上パッ−ケージのキャップは取
りはずした状態で図示してある）に示すように、パッケ
ージ１の有するスタッド２の幅を、該スタッドのねじ孔
３に挿入する２肋で程度の止めねじの頭がのるのに充分
な寸法例えば５〜７肋程度に形成されていたので、該半
導体装置を入力側整合回路４及び出力側整合回路４′の
間にはさんで実装した際に、パッケージ１の中央に落着
した０．５×１．仇肌程度の大きさのＦＥＴチップ５の
電極から内部配線６，６′及び端子７，７′を経て、入
出力整合回路４，４′の後続部８，８′に到達するまで
の距離が遠いために、半導体装置自体の寄生ィンダクタ
ンスが大きくなり、前記整合回路によって半導体装置と
外部回路との整合をとることが困難になり、そのために
超高周波通信装置等の帯城特性を低下させるという問題
があった。本発明は上詫間題点に鑑み寄生インダクタン
スの小さい超高周波高出力半導体装置を提供する。
即ち本発明は超高周波高出力半導体装置の構造に於いて
スタッドを基板に取り付ける止めねじの直径とほぼ等し
い幅のパッケージとスタツドを有し、スタツド先端のね
じ止め部上面をパッケージに配設されている端子の下面
より高く形成してなることを特徴とする。以下本発明を
図示実施例により詳細に説明する。
スタッドを基板に取り付ける止めねじの直径とほぼ等し
い幅のパッケージとスタツドを有し、スタツド先端のね
じ止め部上面をパッケージに配設されている端子の下面
より高く形成してなることを特徴とする。以下本発明を
図示実施例により詳細に説明する。
第２図Ａは本発明の一実施例の上面図、第２図Ｂは同じ
く側面図、第３図Ａは本発明による半導体装置の取り付
け状態上面図、第３図Ｂは同じく側面図である。
く側面図、第３図Ａは本発明による半導体装置の取り付
け状態上面図、第３図Ｂは同じく側面図である。
然して第３図Ａに於いては説明の都合上パッケージの蓋
は取り外して図示する。
は取り外して図示する。
本発明の超高周波高出力半導体装置の一実施例の外形は
第２図Ａの上面図に示すように、セラミッタからなるパ
ッケージ１の幅９及び該パッケージ下面に配設されたス
タッド２の幅１０‘ま該装置の止めねじの直径とほぼ等
しい約２側程度の寸法に形成される。
第２図Ａの上面図に示すように、セラミッタからなるパ
ッケージ１の幅９及び該パッケージ下面に配設されたス
タッド２の幅１０‘ま該装置の止めねじの直径とほぼ等
しい約２側程度の寸法に形成される。
然して該スタッドのねじ止め部の形状は本実施例に於い
ては一例として図に示すようにねじの半径とほぼ等しい
約１側程度の半径を有する凹部Ｉ１状に形成されている
。
ては一例として図に示すようにねじの半径とほぼ等しい
約１側程度の半径を有する凹部Ｉ１状に形成されている
。
又該ねじ止め部は第２図Ｂの側面図に示すように、止め
ねじの頭が当る圧薮面１２は端子７′及び７（図示せず
）の下面よりｈ（０．３〜０．５側程度）だけ高く形成
される。
ねじの頭が当る圧薮面１２は端子７′及び７（図示せず
）の下面よりｈ（０．３〜０．５側程度）だけ高く形成
される。
該半導体装置を整合回路と共に基板に取りつけた状態は
第３図Ａの上面図及び第３図Ｂの側面図の通りで、本発
明の超高周波高出力半導体装置は、基板１３上に該半導
体装置Ｔと該装置をはさむ位置に殆んど密酸して入出力
整合回路４”４′が配設された誘電体基板１４，１４′
を取りつけることにより、半導体装置Ｔのパツケージー
内に溶着されているＦＥＴチップ５の電極から内部配線
６，６′及び端子７，７′を経て入出力整合回路４，４
′の接続部８，８′に到達するまでの距離を従来構造の
半導体装置に比し極度に短縮することができるゐで、該
半導体装置は装置自体の寄生ィンダクタンスが大幅に減
少し、入出力整合回路による外部回路との整合が極めて
容易になる。
第３図Ａの上面図及び第３図Ｂの側面図の通りで、本発
明の超高周波高出力半導体装置は、基板１３上に該半導
体装置Ｔと該装置をはさむ位置に殆んど密酸して入出力
整合回路４”４′が配設された誘電体基板１４，１４′
を取りつけることにより、半導体装置Ｔのパツケージー
内に溶着されているＦＥＴチップ５の電極から内部配線
６，６′及び端子７，７′を経て入出力整合回路４，４
′の接続部８，８′に到達するまでの距離を従来構造の
半導体装置に比し極度に短縮することができるゐで、該
半導体装置は装置自体の寄生ィンダクタンスが大幅に減
少し、入出力整合回路による外部回路との整合が極めて
容易になる。
なお、該半導体装置は前記第２図Ｂ‘こ示すようにスタ
ッド３の止めねじ１こよる圧嬢面１２は端子７及び７′
の下面より高く形成されているので、第３図Ｂのように
点線で示すとめねじの頭１５は整合回路を有する譲露体
基板１４，１４′にあたることはない。上記実施例に於
いては、本発明をＧａＡｓＦＥＴに適用する場合につい
て説明したが、本発明は他の超高周波高出力半導体装置
に対しても同様に有効である。
ッド３の止めねじ１こよる圧嬢面１２は端子７及び７′
の下面より高く形成されているので、第３図Ｂのように
点線で示すとめねじの頭１５は整合回路を有する譲露体
基板１４，１４′にあたることはない。上記実施例に於
いては、本発明をＧａＡｓＦＥＴに適用する場合につい
て説明したが、本発明は他の超高周波高出力半導体装置
に対しても同様に有効である。
以上説明したように本発明の構造を有せしめた超高周波
高出力半導体装置は、該半導体装置と外部回路との整合
が容易で、帯城特性等の高周波特性を低下させることな
く外部回路と接続することができるので、超高周波高出
力通信装置等の性能向上に対し極めて有効である。
高出力半導体装置は、該半導体装置と外部回路との整合
が容易で、帯城特性等の高周波特性を低下させることな
く外部回路と接続することができるので、超高周波高出
力通信装置等の性能向上に対し極めて有効である。
第１図は従来の超高周波高出力半導体装置取り付け状態
の上面図、第２図Ａは本発明の超高周波高出力半導体装
置の上面図、第２図Ｂは同じく側面図、第３図Ａは本発
明による半導体装置の取りつけ状態上面図、第３図Ｂは
同じく側面図である。 図に於いて、１はパッケージ、２はスタツド、３はねじ
孔、４は入力側整合回路、４′は出力側整合回路、５は
ＦＥＴチップ、６，‘ｉ′は内部配線、７，７′は端子
、８，８′は接続部、９はパッケージの幅、１０はスタ
ッドの幅、１１は凹部、１２は圧嬢面、１３は基板、１
４，１４′は譲露体基板、１５はねじの頭。 髪′図 多２図 多う菌
の上面図、第２図Ａは本発明の超高周波高出力半導体装
置の上面図、第２図Ｂは同じく側面図、第３図Ａは本発
明による半導体装置の取りつけ状態上面図、第３図Ｂは
同じく側面図である。 図に於いて、１はパッケージ、２はスタツド、３はねじ
孔、４は入力側整合回路、４′は出力側整合回路、５は
ＦＥＴチップ、６，‘ｉ′は内部配線、７，７′は端子
、８，８′は接続部、９はパッケージの幅、１０はスタ
ッドの幅、１１は凹部、１２は圧嬢面、１３は基板、１
４，１４′は譲露体基板、１５はねじの頭。 髪′図 多２図 多う菌
Claims (1)
- １ スタツドを基板に取りつける止めねじの直径とほぼ
等しい幅のパツケージとスタツドを有し、スタツド先端
のねじ止め部上面を、パツケージに配設されている端子
の下面より高く形成してなることを特徴とする超高周波
高出力半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5931979A JPS604592B2 (ja) | 1979-05-15 | 1979-05-15 | 超高周波高出力半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5931979A JPS604592B2 (ja) | 1979-05-15 | 1979-05-15 | 超高周波高出力半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55151355A JPS55151355A (en) | 1980-11-25 |
| JPS604592B2 true JPS604592B2 (ja) | 1985-02-05 |
Family
ID=13109913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5931979A Expired JPS604592B2 (ja) | 1979-05-15 | 1979-05-15 | 超高周波高出力半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604592B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2702594B1 (fr) * | 1993-03-12 | 1995-04-28 | Thomson Csf | Procédé de montage de connexion de transistor bipolaire. |
-
1979
- 1979-05-15 JP JP5931979A patent/JPS604592B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55151355A (en) | 1980-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3784883A (en) | Transistor package | |
| JPH0786460A (ja) | 半導体装置 | |
| JPS604592B2 (ja) | 超高周波高出力半導体装置 | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| JPS607490Y2 (ja) | 超高周波回路実装構造 | |
| JPS59112701A (ja) | マイクロ波集積回路 | |
| JPH0115226Y2 (ja) | ||
| JPH054281Y2 (ja) | ||
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JPS6327859B2 (ja) | ||
| JPS5930513Y2 (ja) | マイクロ波通信用接地型バイパスコンデンサ | |
| JPH01216608A (ja) | 半導体装置用パッケージ | |
| JPH02107001A (ja) | 高周波回路装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPS6338328U (ja) | ||
| JPS6122362U (ja) | 混成集積回路 | |
| JPS582058Y2 (ja) | 半導体接地装置 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPH06260857A (ja) | 半導体装置 | |
| JPS58109254U (ja) | フエ−スダウン接続形チツプ用チツプキヤリヤ− | |
| JPH02180055A (ja) | 半導体装置のパッケージ | |
| JPS6375875U (ja) | ||
| JPS61151347U (ja) | ||
| JPS6298242U (ja) | ||
| JPS63203001A (ja) | 半導体装置 |