JPH02180055A - 半導体装置のパッケージ - Google Patents
半導体装置のパッケージInfo
- Publication number
- JPH02180055A JPH02180055A JP63335526A JP33552688A JPH02180055A JP H02180055 A JPH02180055 A JP H02180055A JP 63335526 A JP63335526 A JP 63335526A JP 33552688 A JP33552688 A JP 33552688A JP H02180055 A JPH02180055 A JP H02180055A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- semiconductor device
- grounding
- package
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は半導体装置のパッケージに関し、特に高周波信
号を取り扱う半導体装置のパッケージに関する。
号を取り扱う半導体装置のパッケージに関する。
従来の半導体装置は、第５図に示すように、内部に半導
体チップを封止したパッケージ本体２１から多数本のリ
ード端子２２を突出させ、このリード端子２２を適宜に
曲げた構成がとられている。
体チップを封止したパッケージ本体２１から多数本のリ
ード端子２２を突出させ、このリード端子２２を適宜に
曲げた構成がとられている。
そして、パッケージ本体２１を実装基板２３に配置し、
リード端子２２を実装基板２３に半田付けする等して実
装を行っている。
リード端子２２を実装基板２３に半田付けする等して実
装を行っている。
上述した従来のパッケージは、リード端子２２が空気中
に延在されるため、入出力インピーダンスのミスマツチ
ングが発生し易い。また、多数本のリード端子を有する
パッケージにおいては、外付部品の実装面積の制約等に
よってリード端子が長くなると、高周波特性の劣化をま
ねくという問題がある。
に延在されるため、入出力インピーダンスのミスマツチ
ングが発生し易い。また、多数本のリード端子を有する
パッケージにおいては、外付部品の実装面積の制約等に
よってリード端子が長くなると、高周波特性の劣化をま
ねくという問題がある。
本発明は高周波特性の劣化を防止可能なリード端子を備
える半導体装置のパッケージを提供することを目的とす
る。
える半導体装置のパッケージを提供することを目的とす
る。
本発明の半導体装置のパッケージは、リード端子を、柔
軟な誘電体ストリップと、その一方の面に設けた接地用
導体パターンと、他方の面に設けた入出力信号パターン
とでストリップラインとして構成している。
軟な誘電体ストリップと、その一方の面に設けた接地用
導体パターンと、他方の面に設けた入出力信号パターン
とでストリップラインとして構成している。
上述した構成では、リード端子がストリップラインとし
て機能することで特性インピーダンスが安定され、高周
波特性の劣化が防止される。
て機能することで特性インピーダンスが安定され、高周
波特性の劣化が防止される。
次に、本発明を図面を参照して説明する。
第１回は本発明の一実施例の縦断面図である。
図において、１はパッケージ基板であり、その内底面に
設けた接地面３上に半導体チップ２が搭載される。また
、このパッケージ基板１の周辺部にはスルーホール４が
形成され、前記接地面３をスルーホール４を介してその
周辺部の上面にまで延長させている。
設けた接地面３上に半導体チップ２が搭載される。また
、このパッケージ基板１の周辺部にはスルーホール４が
形成され、前記接地面３をスルーホール４を介してその
周辺部の上面にまで延長させている。
一方、リード端子５は、第２図に示すように、柔軟な誘
電体ストリップ６の下面に接地用導体パターン７を形成
し、上面に入出力信号パターン８を形成したストリップ
ライン構造となっている。
電体ストリップ６の下面に接地用導体パターン７を形成
し、上面に入出力信号パターン８を形成したストリップ
ライン構造となっている。
そして、前記パッケージ基板１の周辺部にリード端子５
の一端を載せ、前記スルーホール４によって延長された
接地面３に接地用導体パターン７を半田付けしている。
の一端を載せ、前記スルーホール４によって延長された
接地面３に接地用導体パターン７を半田付けしている。
また、リード端子５の一端の入出力信号パターン８はボ
ンディングワイヤ９により前記半導体チップ２に電気接
続している。
ンディングワイヤ９により前記半導体チップ２に電気接
続している。
なお、これら半導体チップ２．リード端子５の一端部、
及びポンディングワイヤ９等は樹脂１０或いは図外のキ
ャップ等により封止されている。
及びポンディングワイヤ９等は樹脂１０或いは図外のキ
ャップ等により封止されている。
このパッケージ構成の半導体装置では、第３図に示すよ
うに、実装基板１１に半導体装置を搭載し、リード端子
５は実装基板１１上で抵抗１２コンデンサ１３等の他の
電子部品と干渉しないように任意に延設させてコネクタ
１４等に接続している。このようにして実装した半導体
装置は、リード端子５がストリップライン構造であるた
め、特性インピーダンスが安定し、入出力インピーダン
スのミスマツチングを防止し、かつ高周波特性を劣化さ
せることは殆どない。
うに、実装基板１１に半導体装置を搭載し、リード端子
５は実装基板１１上で抵抗１２コンデンサ１３等の他の
電子部品と干渉しないように任意に延設させてコネクタ
１４等に接続している。このようにして実装した半導体
装置は、リード端子５がストリップライン構造であるた
め、特性インピーダンスが安定し、入出力インピーダン
スのミスマツチングを防止し、かつ高周波特性を劣化さ
せることは殆どない。
第４図は本発明の他の実施例を示しており、第１図と同
一部分には同一符号を何している。
一部分には同一符号を何している。
この実施例では、パッケージ基板１にチップ抵抗等を搭
載して抵抗１５を設けておき、リード端子５の一端部に
おいて接地用導体バクーン７と人出力信号パターン９と
の間に接続している。４Ａ４Ｂはこの抵抗１５を接続す
るためのスルーホールである。
載して抵抗１５を設けておき、リード端子５の一端部に
おいて接地用導体バクーン７と人出力信号パターン９と
の間に接続している。４Ａ４Ｂはこの抵抗１５を接続す
るためのスルーホールである。
この構成によれば、リード端子５における特性インピー
ダンスを抵抗１５で安定させることができ、半導体チッ
プ２における信号端子インピーダンスを高くすることが
できる。また、これにより半導体チップでの消費電力を
低減できる効果もある。
ダンスを抵抗１５で安定させることができ、半導体チッ
プ２における信号端子インピーダンスを高くすることが
できる。また、これにより半導体チップでの消費電力を
低減できる効果もある。
以上説明したように本発明は、柔軟な誘電体ストリップ
に設けた接地用導体パターンと入出力信号パターンとで
リード端子をストリップラインとして構成しているので
、リード端子における特性インピーダンスを安定し、高
周波特性の劣化を防止できる効果がある。
に設けた接地用導体パターンと入出力信号パターンとで
リード端子をストリップラインとして構成しているので
、リード端子における特性インピーダンスを安定し、高
周波特性の劣化を防止できる効果がある。
第１図は本発明の一実施例の要部の縦断面図、第２図は
リード端子の一部の模式的な斜視図、第３図は第１図の
半導体装置を実装した状態の斜視図、第４図は本発明の
他の実施例の要部の縦断面図、第５図は従来の一般的な
半導体装置用パッケージの側面図である。 １・・・パッケージ基板、２・・・半導体チップ、３・
・・接地面、４．４Ａ、４Ｂ・・・スルーホール、５・
・・リド端子、６・・・誘電体ストリップ、７・・・接
地用導体パターン、８・・・入出力信号パターン、９・
・・ボンディングワイヤ、１０・・・樹脂、１１・・・
実装基板、１２・・・抵抗、１３・・・コンデンサ、１
４・・・コネクタ、１５・・・抵抗、２１・・・パッケ
ージ本体、２２・・・リード端子、２３・・・実装基板
。 ロ） 城
リード端子の一部の模式的な斜視図、第３図は第１図の
半導体装置を実装した状態の斜視図、第４図は本発明の
他の実施例の要部の縦断面図、第５図は従来の一般的な
半導体装置用パッケージの側面図である。 １・・・パッケージ基板、２・・・半導体チップ、３・
・・接地面、４．４Ａ、４Ｂ・・・スルーホール、５・
・・リド端子、６・・・誘電体ストリップ、７・・・接
地用導体パターン、８・・・入出力信号パターン、９・
・・ボンディングワイヤ、１０・・・樹脂、１１・・・
実装基板、１２・・・抵抗、１３・・・コンデンサ、１
４・・・コネクタ、１５・・・抵抗、２１・・・パッケ
ージ本体、２２・・・リード端子、２３・・・実装基板
。 ロ） 城
Claims (1)
- １．半導体チップを内装したパッケージから引き出され
るリード端子を、柔軟な誘電体ストリップと、その一方
の面に設けた接地用導体パターンと、他方の面に設けた
入出力信号パターンとでストリップラインとして構成し
たことを特徴とする半導体装置のパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335526A JPH02180055A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置のパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335526A JPH02180055A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置のパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02180055A true JPH02180055A (ja) | 1990-07-12 |
Family
ID=18289559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63335526A Pending JPH02180055A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置のパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02180055A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001057886A1 (fr) * | 2000-01-31 | 2001-08-09 | Fujitsu Limited | Unite d'emission de signal thermiquement isolee et dispositif d'emission de signal supraconducteur |
-
1988
- 1988-12-29 JP JP63335526A patent/JPH02180055A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001057886A1 (fr) * | 2000-01-31 | 2001-08-09 | Fujitsu Limited | Unite d'emission de signal thermiquement isolee et dispositif d'emission de signal supraconducteur |
| US6889068B2 (en) | 2000-01-31 | 2005-05-03 | Fujitsu Limited | Heat cutoff signal transmission unit and superconducting signal transmission apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656857A (en) | Semiconductor device with insulating resin layer and substrate having low sheet resistance | |
| US5523621A (en) | Semiconductor device having a multilayer ceramic wiring substrate | |
| US5811880A (en) | Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JPH02180055A (ja) | 半導体装置のパッケージ | |
| JP2001352000A (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
| US6509633B1 (en) | IC package capable of accommodating discrete devices | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| JPH02913Y2 (ja) | ||
| JPH02234501A (ja) | ストリップ線路と同軸コネクタの接続構造 | |
| JPS6086852A (ja) | 半導体装置 | |
| JPS632406A (ja) | マイクロ波モジユ−ル | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPS63258054A (ja) | 半導体集積回路装置 | |
| JPS5915383B2 (ja) | 半導体集積回路用実装化装置 | |
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 | |
| JPH0233963A (ja) | 高周波トランジスタ | |
| JPH07254662A (ja) | 半導体装置 | |
| JPH09102426A (ja) | チップ型ノイズフイルタ | |
| JPH01161707A (ja) | チップ部品 | |
| JPH0325244U (ja) | ||
| JP2924364B2 (ja) | 集積回路用パッケージ | |
| JP2917629B2 (ja) | バイパス回路 | |
| JPH01190104A (ja) | 高周波発振装置 |