JPH07254662A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07254662A JPH07254662A JP4457794A JP4457794A JPH07254662A JP H07254662 A JPH07254662 A JP H07254662A JP 4457794 A JP4457794 A JP 4457794A JP 4457794 A JP4457794 A JP 4457794A JP H07254662 A JPH07254662 A JP H07254662A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ground
- semiconductor chip
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 信号周波数がマイクロ波帯・ミリ波帯に適用
し得る半導体装置に関し、伝送特性が良好で且つインタ
ーフェースのデータ量が多いことを目的とする。 【構成】 角板状の主板部21と主板部21のそれぞれの側
縁を下方に屈曲してなる側板部22とからなり、側板部22
の下部を除く全体がパッケージ10内に封着されたグラン
ド金属板20を備え、主板部21は、半導体チップ１が中央
上面に固着搭載され中央部近傍がボンディングワイヤ29
を介して半導体チップ１のアース電極1Aに接続されるも
のであり、側板部22は、下部がプリント配線板８のアー
スに接合されるものである構成とする。
し得る半導体装置に関し、伝送特性が良好で且つインタ
ーフェースのデータ量が多いことを目的とする。 【構成】 角板状の主板部21と主板部21のそれぞれの側
縁を下方に屈曲してなる側板部22とからなり、側板部22
の下部を除く全体がパッケージ10内に封着されたグラン
ド金属板20を備え、主板部21は、半導体チップ１が中央
上面に固着搭載され中央部近傍がボンディングワイヤ29
を介して半導体チップ１のアース電極1Aに接続されるも
のであり、側板部22は、下部がプリント配線板８のアー
スに接合されるものである構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、信号周波数がマイクロ
波帯・ミリ波帯に適用し得る半導体装置に関する。
波帯・ミリ波帯に適用し得る半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置の構造を図５に示す。
図において、２は、中央部に半導体チップ１を収容する
角形の凹部を有する、セラミック，或いプラスチック等
からなる上方が開口した角形のパッケージである。
図において、２は、中央部に半導体チップ１を収容する
角形の凹部を有する、セラミック，或いプラスチック等
からなる上方が開口した角形のパッケージである。
【０００３】パッケージ２に複数の信号リード5-1 , グ
ランドリード5-2 , 電源リード5-3を配列し、それぞれ
のインナー端部が中央凹部に縁に沿って等ピッチで並列
するように、パッケージの上面に水平に放射線状に配列
している。
ランドリード5-2 , 電源リード5-3を配列し、それぞれ
のインナー端部が中央凹部に縁に沿って等ピッチで並列
するように、パッケージの上面に水平に放射線状に配列
している。
【０００４】それぞれのリードは、アウター側をパッケ
ージ２の側壁の端面から直交するように外部に引出し、
下方に折り曲げて先端に、プリント配線板８のパッドに
はんだ付けするアウター端部を設けている。
ージ２の側壁の端面から直交するように外部に引出し、
下方に折り曲げて先端に、プリント配線板８のパッドに
はんだ付けするアウター端部を設けている。
【０００５】半導体チップ１をパッケージ２の中央凹部
にフェースアップに収容し、半導体チップ１の裏面を接
着剤を用いてパッケージ２に固着している。そして、信
号リード5-1 のインナー端部と半導体チップ１の信号電
極、電源リード5-3 のインナー端部と半導体チップ１の
電源電極、グランドリード5-2 のインナー端部と半導体
チップ１のアース電極を、それぞれボンディングワイヤ
を介して接続している。
にフェースアップに収容し、半導体チップ１の裏面を接
着剤を用いてパッケージ２に固着している。そして、信
号リード5-1 のインナー端部と半導体チップ１の信号電
極、電源リード5-3 のインナー端部と半導体チップ１の
電源電極、グランドリード5-2 のインナー端部と半導体
チップ１のアース電極を、それぞれボンディングワイヤ
を介して接続している。
【０００６】パッケージ２の上部開口は蓋で気密に封止
されている。また、図５(B) に図示したように、信号リ
ード5-1 がストリップ線路に類似するように、信号リー
ド5-1 とグランドリード5-2 とを交互に配列している。
されている。また、図５(B) に図示したように、信号リ
ード5-1 がストリップ線路に類似するように、信号リー
ド5-1 とグランドリード5-2 とを交互に配列している。
【０００７】また、電源リード5-3 は、パッケージ２の
角部近くに設けている。
角部近くに設けている。
【０００８】
【発明が解決しようとする課題】ところで、半導体装置
の熱がプリント配線板に伝達され、プリント配線板の温
度が上昇した状態で（約100 ℃）使用すると（５年程
度）、プリント配線板が炭化して損傷する。
の熱がプリント配線板に伝達され、プリント配線板の温
度が上昇した状態で（約100 ℃）使用すると（５年程
度）、プリント配線板が炭化して損傷する。
【０００９】よって、従来はリードの折曲げ部を長く
し、半導体装置をプリント配線板の上方に持ち上げ、半
導体装置の熱がプリント配線板に伝達しにくいようにし
て、半導体装置をプリント配線板に搭載している。
し、半導体装置をプリント配線板の上方に持ち上げ、半
導体装置の熱がプリント配線板に伝達しにくいようにし
て、半導体装置をプリント配線板に搭載している。
【００１０】したがって、リードが長くなりインピーダ
ンスの整合がとれなくなり、良好に信号を伝送できる周
波数の上限がせいぜい１ＧHzであった。また、信号リー
ドとグランドリードを交互に配列しているので、信号線
数が縮減され、インターフェースのデータ量が少ないと
いう問題点があった。
ンスの整合がとれなくなり、良好に信号を伝送できる周
波数の上限がせいぜい１ＧHzであった。また、信号リー
ドとグランドリードを交互に配列しているので、信号線
数が縮減され、インターフェースのデータ量が少ないと
いう問題点があった。
【００１１】また、グランドリードと信号リードが近接
して平行に走行しているので、グランドリードに誘起す
る電圧の変動により、半導体チップが誤動作する恐れが
あった。
して平行に走行しているので、グランドリードに誘起す
る電圧の変動により、半導体チップが誤動作する恐れが
あった。
【００１２】本発明はこのような点に鑑みて創作された
もので、信号周波数がマイクロ波帯・ミリ波帯の半導体
装置に適用して、伝送特性が良好で、且つインターフェ
ースのデータ量が多い半導体装置を提供することを目的
としている。
もので、信号周波数がマイクロ波帯・ミリ波帯の半導体
装置に適用して、伝送特性が良好で、且つインターフェ
ースのデータ量が多い半導体装置を提供することを目的
としている。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、図１に例示したように、複数のリードが
所定に並列してなるパッケージの中央凹部に、半導体チ
ップを収容し、半導体チップの電極とリードのインナー
端部とを接続した半導体装置において、角板状の主板部
21と主板部21のそれぞれの側縁を下方に屈曲してなる側
板部22とからなり、側板部22の下部を除く全体が、パッ
ケージ10内に封着されたグランド金属板20を備える。
めに本発明は、図１に例示したように、複数のリードが
所定に並列してなるパッケージの中央凹部に、半導体チ
ップを収容し、半導体チップの電極とリードのインナー
端部とを接続した半導体装置において、角板状の主板部
21と主板部21のそれぞれの側縁を下方に屈曲してなる側
板部22とからなり、側板部22の下部を除く全体が、パッ
ケージ10内に封着されたグランド金属板20を備える。
【００１４】主板部21は、半導体チップ１が中央上面に
固着搭載され、中央部近傍がボンディングワイヤ29を介
して半導体チップ１のアース電極1Aに接続するものとす
る。側板部22は、下部がプリント配線板30のアースに接
合される構成とする。
固着搭載され、中央部近傍がボンディングワイヤ29を介
して半導体チップ１のアース電極1Aに接続するものとす
る。側板部22は、下部がプリント配線板30のアースに接
合される構成とする。
【００１５】図２に例示したように、グランド金属板20
の側板部22の下側端面の全面を、プリント配線板30の実
装面に設けたアースパターン33に、はんだ付けする構成
とする。
の側板部22の下側端面の全面を、プリント配線板30の実
装面に設けたアースパターン33に、はんだ付けする構成
とする。
【００１６】また、図１に例示したように、グランド金
属板20の主板部21及び側板部22と、それぞれの信号リー
ド41との距離ｂが一定である構成とする。図３に例示し
たように、信号リード41のインナー部とグランド金属板
20の主板部21との間に、終端抵抗45が挿入された構成と
する。
属板20の主板部21及び側板部22と、それぞれの信号リー
ド41との距離ｂが一定である構成とする。図３に例示し
たように、信号リード41のインナー部とグランド金属板
20の主板部21との間に、終端抵抗45が挿入された構成と
する。
【００１７】図４に例示したように、電源リード42のイ
ンナー部と、グランド金属板20の主板部21との間に、電
源ノイズ吸収用のコンデンサ46が挿入された構成とす
る。
ンナー部と、グランド金属板20の主板部21との間に、電
源ノイズ吸収用のコンデンサ46が挿入された構成とす
る。
【００１８】
【作用】請求項１の発明によれば、グランド金属板の主
板部と半導体チップのアース電極とをボンディングワイ
ヤで接続し、且つグランド金属板の側板部とプリント配
線板のアースとを接合している。
板部と半導体チップのアース電極とをボンディングワイ
ヤで接続し、且つグランド金属板の側板部とプリント配
線板のアースとを接合している。
【００１９】したがって、パッケージにグランドリード
を設ける必要がなくなるので、信号線数が従来のほぼ２
倍となり、インターフェースのデータ量が増加する。一
方、半導体チップの熱は、パッケージから外部に放出さ
れるとともに、グランド金属板の主板部，側板部を経て
プリント配線板のアースパターンに伝達され、アースパ
ターンから外部に放出されるので、パッケージの底面の
温度上昇が抑制される。
を設ける必要がなくなるので、信号線数が従来のほぼ２
倍となり、インターフェースのデータ量が増加する。一
方、半導体チップの熱は、パッケージから外部に放出さ
れるとともに、グランド金属板の主板部，側板部を経て
プリント配線板のアースパターンに伝達され、アースパ
ターンから外部に放出されるので、パッケージの底面の
温度上昇が抑制される。
【００２０】したがって、プリント配線板は、半導体装
置を搭載した部分が局部的に加熱されなくなる。よっ
て、プリント配線板の炭化が防止され、プリント配線板
の寿命が長くなる。
置を搭載した部分が局部的に加熱されなくなる。よっ
て、プリント配線板の炭化が防止され、プリント配線板
の寿命が長くなる。
【００２１】請求項２の発明によれば、グランド金属板
の側板部の下側端面の全面を、プリント配線板の実装面
に設けたアースパターンにはんだ付けしている。したが
って、グランド金属板に誘起する電圧の変動がなくな
り、半導体チップのクロック周波数及び信号の周波数を
高くしても半導体チップの回路が誤動作することがな
い。
の側板部の下側端面の全面を、プリント配線板の実装面
に設けたアースパターンにはんだ付けしている。したが
って、グランド金属板に誘起する電圧の変動がなくな
り、半導体チップのクロック周波数及び信号の周波数を
高くしても半導体チップの回路が誤動作することがな
い。
【００２２】請求項３の発明によれば、グランド金属板
の主板部及び側板部と、それぞれの信号リードとの距離
ｂが一定であるので信号リードがストリップ線路とな
る。したがって、信号リード部分の特性インピーダンス
を半導体チップの特性インピーダンス及びプリント配線
板の線路の特性インピーダンスに等しいかそれに近づけ
ることができ、信号の周波数をより高くして信号の反射
が発生しない。
の主板部及び側板部と、それぞれの信号リードとの距離
ｂが一定であるので信号リードがストリップ線路とな
る。したがって、信号リード部分の特性インピーダンス
を半導体チップの特性インピーダンス及びプリント配線
板の線路の特性インピーダンスに等しいかそれに近づけ
ることができ、信号の周波数をより高くして信号の反射
が発生しない。
【００２３】また、インピーダンスの整合がとれている
ので、半導体装置の裏面とプリント配線板の実装面と間
隙を大きくするためにリード長を大きくしても、マイク
ロ波帯・ミリ波帯の信号周波数に適用して何ら支障がな
い。
ので、半導体装置の裏面とプリント配線板の実装面と間
隙を大きくするためにリード長を大きくしても、マイク
ロ波帯・ミリ波帯の信号周波数に適用して何ら支障がな
い。
【００２４】即ち、半導体装置の底面とプリント配線板
の実装面との距離を離して、半導体装置をプリント配線
板に搭載して、伝送特性が良好である。よって、温度上
昇に起因するプリント配線板の損傷がなくなる。
の実装面との距離を離して、半導体装置をプリント配線
板に搭載して、伝送特性が良好である。よって、温度上
昇に起因するプリント配線板の損傷がなくなる。
【００２５】請求項４の発明によれば、信号リードのイ
ンナー部とグランド金属板の主板部との間に、終端抵抗
が挿入されている。したがって、プリント配線板の線路
と半導体チップとの接合部のインピーダンスの整合がと
れ、信号の周波数をより高くして信号の反射が発生しな
い。
ンナー部とグランド金属板の主板部との間に、終端抵抗
が挿入されている。したがって、プリント配線板の線路
と半導体チップとの接合部のインピーダンスの整合がと
れ、信号の周波数をより高くして信号の反射が発生しな
い。
【００２６】請求項５の発明によれば、電源リードイン
ナー部とグランド金属板の主板部との間に、電源ノイズ
吸収用のコンデンサが挿入されている。したがって、電
源電位の変動がなくなり、伝送特性が向上する。
ナー部とグランド金属板の主板部との間に、電源ノイズ
吸収用のコンデンサが挿入されている。したがって、電
源電位の変動がなくなり、伝送特性が向上する。
【００２７】
【実施例】以下図を参照しながら、本発明を具体的に説
明する。なお、全図を通じて同一符号は同一対象物を示
す。
明する。なお、全図を通じて同一符号は同一対象物を示
す。
【００２８】図１は本発明の実施例の図で、(A) は断面
図、(B) はパッケージを除去した状態の平面図、図２は
グランド金属板の他の実施例の斜視図、図３は本発明の
他の実施例の要所断面図であり、図４は、本発明のさら
に他の実施例の要所断面図である。
図、(B) はパッケージを除去した状態の平面図、図２は
グランド金属板の他の実施例の斜視図、図３は本発明の
他の実施例の要所断面図であり、図４は、本発明のさら
に他の実施例の要所断面図である。
【００２９】図において、10は、中央部に半導体チップ
１を収容する角形の凹部を有する、セラミック，或いプ
ラスチック（エポキシ樹脂等）等からなる上方が開口し
た角形のパッケージである。
１を収容する角形の凹部を有する、セラミック，或いプ
ラスチック（エポキシ樹脂等）等からなる上方が開口し
た角形のパッケージである。
【００３０】20は、角板状の主板部21と、主板部21のそ
れぞれの側縁を下方に屈曲してなる側板部22とからなり
グランド金属板である。グランド金属板20は、主板部21
の中央部の上面が、パッケージ10の中央凹部の底面に裸
出し、側板部22の下部を除く全体がパッケージ10内に収
容され、パッケージ10と一体に固着している。
れぞれの側縁を下方に屈曲してなる側板部22とからなり
グランド金属板である。グランド金属板20は、主板部21
の中央部の上面が、パッケージ10の中央凹部の底面に裸
出し、側板部22の下部を除く全体がパッケージ10内に収
容され、パッケージ10と一体に固着している。
【００３１】即ち、グランド金属板20の側板部22の下部
は、パッケージ10の底面から下方に横に細長い帯状に突
出している。図１に示すグランド金属板20は、側板部22
の端面にピン部23を等ピッチで配設したものである。
は、パッケージ10の底面から下方に横に細長い帯状に突
出している。図１に示すグランド金属板20は、側板部22
の端面にピン部23を等ピッチで配設したものである。
【００３２】そして、それぞれのピン部23を、プリント
配線板30のスルーホール32に挿入し、はんだ付けして、
プリント配線板30のグランドアースにグランド金属板20
を接続するようになっている。
配線板30のスルーホール32に挿入し、はんだ付けして、
プリント配線板30のグランドアースにグランド金属板20
を接続するようになっている。
【００３３】一方、パッケージ10には、複数の信号リー
ド41をグランド金属板20の上方に小さい距離ｂを隔てて
平行に配列している。信号リード41のそれぞれのインナ
ー端部は中央凹部に縁に沿って等ピッチで並列するもの
である。
ド41をグランド金属板20の上方に小さい距離ｂを隔てて
平行に配列している。信号リード41のそれぞれのインナ
ー端部は中央凹部に縁に沿って等ピッチで並列するもの
である。
【００３４】また信号リード41は、アウター側をグラン
ド金属板20の側板部22に平行するよように折り曲げ、パ
ッケージ10の底面から下方に引き出し、アウター端部を
プリント配線板30のパッド31に着座させ、リフローはん
だ付けするようにしている。
ド金属板20の側板部22に平行するよように折り曲げ、パ
ッケージ10の底面から下方に引き出し、アウター端部を
プリント配線板30のパッド31に着座させ、リフローはん
だ付けするようにしている。
【００３５】この際、信号リード41の幅及びグランド金
属板20との距離ｂを選択して、ストリップ線路とすると
ともに、その特性インピーダンスを半導体チップ１の線
路、及びプリント配線板30の線路の特性インピーダンス
にほぼ等しくしている。
属板20との距離ｂを選択して、ストリップ線路とすると
ともに、その特性インピーダンスを半導体チップ１の線
路、及びプリント配線板30の線路の特性インピーダンス
にほぼ等しくしている。
【００３６】また、パッケージ10の角近傍に、信号リー
ド41に並んで電源リード42を設けている。上述の信号リ
ード41及び電源リード42は、アウター端部がリードフレ
ームを介して連結するようにプレス加工し、グランド金
属板20とともに、プラスチックスよりなるパッケージ10
に、インサート成形してパッケージ10に定着させると、
距離ｂを高精度に一定にすることができる。
ド41に並んで電源リード42を設けている。上述の信号リ
ード41及び電源リード42は、アウター端部がリードフレ
ームを介して連結するようにプレス加工し、グランド金
属板20とともに、プラスチックスよりなるパッケージ10
に、インサート成形してパッケージ10に定着させると、
距離ｂを高精度に一定にすることができる。
【００３７】半導体チップ１をパッケージ10の中央凹部
にフェースアップに収容し、半導体チップ１の裏面を絶
縁性の接着剤３を用いて、グランド金属板20の主板部21
に固着している。
にフェースアップに収容し、半導体チップ１の裏面を絶
縁性の接着剤３を用いて、グランド金属板20の主板部21
に固着している。
【００３８】半導体チップ１のアース電極1Aと、主板部
21とをボンディングワイヤ29を介して接続している。ま
た、信号リード41のインナー端部と半導体チップ１の信
号電極、電源リード42のインナー端部と半導体チップ１
の電源電極とを、それぞれボンディングワイヤを介して
接続している。
21とをボンディングワイヤ29を介して接続している。ま
た、信号リード41のインナー端部と半導体チップ１の信
号電極、電源リード42のインナー端部と半導体チップ１
の電源電極とを、それぞれボンディングワイヤを介して
接続している。
【００３９】パッケージ10の上部開口は蓋11で蓋で気密
に封止されている。図２に示すグランド金属板20は、角
板状の主板部21と、主板部21のそれぞれの側縁を下方に
屈曲してなる側板部22と、側板部22の下側縁を内側に折
り曲げた着座部24とから構成されている。
に封止されている。図２に示すグランド金属板20は、角
板状の主板部21と、主板部21のそれぞれの側縁を下方に
屈曲してなる側板部22と、側板部22の下側縁を内側に折
り曲げた着座部24とから構成されている。
【００４０】プリント配線板30の実装面に設けたアース
パターン33に、グランド金属板20の着座部24を載せリフ
ローはんだ付けして、グランド金属板20をプリント配線
板30のグランドアースに接続している。
パターン33に、グランド金属板20の着座部24を載せリフ
ローはんだ付けして、グランド金属板20をプリント配線
板30のグランドアースに接続している。
【００４１】本発明は上述のように構成されているの
で、パッケージ10にグランドリードを設けてプリント配
線板30に接続する必要がない。したがって、信号線数が
従来のほぼ２倍となり、インターフェースのデータ量が
増加する。
で、パッケージ10にグランドリードを設けてプリント配
線板30に接続する必要がない。したがって、信号線数が
従来のほぼ２倍となり、インターフェースのデータ量が
増加する。
【００４２】また、半導体チップ１の熱は、パッケージ
10から外部に放出されるとともに、グランド金属板20の
主板部21，側板部22を経てプリント配線板30のアースパ
ターンに伝達され、アースパターンから外部に放出され
る。
10から外部に放出されるとともに、グランド金属板20の
主板部21，側板部22を経てプリント配線板30のアースパ
ターンに伝達され、アースパターンから外部に放出され
る。
【００４３】よって、パッケージの底面の温度上昇が抑
制され、半導体装置を搭載した部分のプリント配線板30
が局部的に加熱されなくなり、長期間使用してもプリン
ト配線板30の炭化による損傷がなくなる。
制され、半導体装置を搭載した部分のプリント配線板30
が局部的に加熱されなくなり、長期間使用してもプリン
ト配線板30の炭化による損傷がなくなる。
【００４４】また、グランド金属板20の側板部22の着座
部24の全面を、プリント配線板30の実装面に設けたアー
スパターン33にはんだ付けしたことにより、グランド金
属板20に誘起する電圧の変動がなくなる。
部24の全面を、プリント配線板30の実装面に設けたアー
スパターン33にはんだ付けしたことにより、グランド金
属板20に誘起する電圧の変動がなくなる。
【００４５】よって、半導体チップ１のクロック周波数
及び信号の周波数を高くしても半導体チップ１の回路が
誤動作することがない。また、信号リード41はストリッ
プ線路になっているので、信号リード部分の特性インピ
ーダンスを半導体チップ１の特性インピーダンス及びプ
リント配線板30の線路の特性インピーダンスに等しいか
それに近づけることができ、信号の周波数をより高くし
て信号の反射が発生しない。
及び信号の周波数を高くしても半導体チップ１の回路が
誤動作することがない。また、信号リード41はストリッ
プ線路になっているので、信号リード部分の特性インピ
ーダンスを半導体チップ１の特性インピーダンス及びプ
リント配線板30の線路の特性インピーダンスに等しいか
それに近づけることができ、信号の周波数をより高くし
て信号の反射が発生しない。
【００４６】また、インピーダンスの整合がとれている
ので、半導体装置の裏面とプリント配線板の実装面と間
隙を大きくするためにリード長を大きくしても、マイク
ロ波帯・ミリ波帯の信号周波数に適用して何ら支障がな
い。
ので、半導体装置の裏面とプリント配線板の実装面と間
隙を大きくするためにリード長を大きくしても、マイク
ロ波帯・ミリ波帯の信号周波数に適用して何ら支障がな
い。
【００４７】よって、半導体装置の底面とプリント配線
板30の実装面との距離を離して、プリント配線板30が加
熱しないようにしても、伝送特性が良好である。図３に
図示したように、半導体チップ１に近接した位置で、信
号リード41のインナー部とグランド金属板20の主板部21
との間に、整合用の終端抵抗45を挿入する。
板30の実装面との距離を離して、プリント配線板30が加
熱しないようにしても、伝送特性が良好である。図３に
図示したように、半導体チップ１に近接した位置で、信
号リード41のインナー部とグランド金属板20の主板部21
との間に、整合用の終端抵抗45を挿入する。
【００４８】なお、この終端抵抗45は、チップ抵抗，或
いは厚膜抵抗である。したがって、プリント配線板30の
線路と半導体チップとの接合部のインピーダンスの整合
がとれ、信号の周波数をより高くして信号の反射が発生
しない。
いは厚膜抵抗である。したがって、プリント配線板30の
線路と半導体チップとの接合部のインピーダンスの整合
がとれ、信号の周波数をより高くして信号の反射が発生
しない。
【００４９】図４に図示したように、半導体チップ１に
近接した位置で、電源リード42のインナー部とグランド
金属板20の主板部21との間に、電源ノイズ吸収用のコン
デンサ46を挿入している。
近接した位置で、電源リード42のインナー部とグランド
金属板20の主板部21との間に、電源ノイズ吸収用のコン
デンサ46を挿入している。
【００５０】したがって、電源電位の変動がなくなり、
伝送特性が向上する。
伝送特性が向上する。
【００５１】
【発明の効果】本発明は、以上のように構成されている
ので、以下に記載されるような効果を奏する。
ので、以下に記載されるような効果を奏する。
【００５２】グランドリードを無くすることができ、こ
れに伴い信号リード数が増加し、半導体装置のインター
フェースのデータ量が増加する。プリント配線板の半導
体装置を搭載した部分が局部的に高温になることが抑制
され、プリント配線板の炭化が防止され、プリント配線
板の寿命が長くなる。
れに伴い信号リード数が増加し、半導体装置のインター
フェースのデータ量が増加する。プリント配線板の半導
体装置を搭載した部分が局部的に高温になることが抑制
され、プリント配線板の炭化が防止され、プリント配線
板の寿命が長くなる。
【００５３】プリント配線板の線路と半導体チップの回
路との整合がとれ、信号周波数をマイクロ波帯・ミリ波
帯まで拡開しても伝送特性が良好である。
路との整合がとれ、信号周波数をマイクロ波帯・ミリ波
帯まで拡開しても伝送特性が良好である。
【図１】本発明の実施例の図で、(A) は断面図、(B) は
パッケージを除去した状態の平面図である。
パッケージを除去した状態の平面図である。
【図２】グランド金属板の他の実施例の斜視図である。
【図３】本発明の他の実施例の要所断面図である。
【図４】本発明のさらに他の実施例の要所断面図であ
る。
る。
【図５】従来例の図で、(A) は断面図、(B) は平面図で
ある。
ある。
１ 半導体チップ ２,10
パッケージ ３ 接着剤 5-1,41
信号リード 5-2 グランドリード 5-3, 42
電源リード ８，30 プリント配線板 11 蓋 20 グランド金属板 21 主板
部 22 側板部 23 ピン
部 24 着座部 29 ボン
ディングワイヤ 1A アース電極 33 アー
スパターン 45 終端抵抗 46 コン
デンサ
パッケージ ３ 接着剤 5-1,41
信号リード 5-2 グランドリード 5-3, 42
電源リード ８，30 プリント配線板 11 蓋 20 グランド金属板 21 主板
部 22 側板部 23 ピン
部 24 着座部 29 ボン
ディングワイヤ 1A アース電極 33 アー
スパターン 45 終端抵抗 46 コン
デンサ
Claims (5)
- 【請求項１】 複数のリードが所定に並列してなるパッ
ケージの中央凹部に、半導体チップを搭載し、該半導体
チップの電極と該リードのインナー端部とを接続した半
導体装置において、 角板状の主板部(21)と該主板部(21)のそれぞれの側縁を
下方に屈曲してなる側板部(22)とからなり、該側板部(2
2)の下部を除く全体が、該パッケージ(10)内に封着され
たグランド金属板(20)を備え、 該主板部(21)は、該半導体チップ(1) が中央上面に固着
搭載され、中央部近傍がボンディングワイヤ(29)を介し
て該半導体チップ(1) のアース電極(1A)に接続されるも
のであり、 該側板部(22)は、下部がプリント配線板(30)のアースに
接合されるものであることを特徴とする半導体装置。 - 【請求項２】 グランド金属板(20)の側板部(22)の下側
端面の全面が、プリント配線板(30)の実装面に設けたア
ースパターン(33)にはんだ付けされてなることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 グランド金属板(20)の主板部(21)及び側
板部(22)と、それぞれの信号リード(41)との距離が一定
であることを特徴とする請求項１又は２記載の半導体装
置。 - 【請求項４】 信号リード(41)のインナー部とグランド
金属板(20)の主板部(21)との間に、終端抵抗(45)が挿入
されたことを特徴とする請求項１又は２記載の半導体装
置。 - 【請求項５】 電源リード(42)のインナー部と、グラン
ド金属板(20)の主板部(21)との間に、電源ノイズ吸収用
のコンデンサ(46)が挿入されたことを特徴とする請求項
１，２，３，又は４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4457794A JPH07254662A (ja) | 1994-03-16 | 1994-03-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4457794A JPH07254662A (ja) | 1994-03-16 | 1994-03-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254662A true JPH07254662A (ja) | 1995-10-03 |
Family
ID=12695365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4457794A Pending JPH07254662A (ja) | 1994-03-16 | 1994-03-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07254662A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0845382A2 (en) | 1996-11-28 | 1998-06-03 | Honda Giken Kogyo Kabushiki Kaisha | Clutch control valve of a continuously variable vehicle transmission |
| EP0845616A2 (en) | 1996-11-28 | 1998-06-03 | Honda Giken Kogyo Kabushiki Kaisha | Friction clutch control with judder detection for automatic vehicle transmission |
| JP2009110014A (ja) * | 2000-11-10 | 2009-05-21 | Transpacific Ip Ltd | 有機の光放射材料を使用するディスプレイタイル構造 |
-
1994
- 1994-03-16 JP JP4457794A patent/JPH07254662A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0845382A2 (en) | 1996-11-28 | 1998-06-03 | Honda Giken Kogyo Kabushiki Kaisha | Clutch control valve of a continuously variable vehicle transmission |
| EP0845616A2 (en) | 1996-11-28 | 1998-06-03 | Honda Giken Kogyo Kabushiki Kaisha | Friction clutch control with judder detection for automatic vehicle transmission |
| JP2009110014A (ja) * | 2000-11-10 | 2009-05-21 | Transpacific Ip Ltd | 有機の光放射材料を使用するディスプレイタイル構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724312B2 (ja) | Ｉｃチップ・キャリアパッケージ | |
| US5631809A (en) | Semiconductor device for ultrahigh frequency band and semiconductor apparatus including the semiconductor device | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| US5446317A (en) | Single in-line package for surface mounting | |
| JPS62113452A (ja) | パワ−半導体装置 | |
| US5811880A (en) | Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors | |
| US6329594B1 (en) | Integrated circuit package | |
| JPH07254662A (ja) | 半導体装置 | |
| JPS62217476A (ja) | 磁気ヘツドアセンブリ | |
| JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
| JP2765363B2 (ja) | Ｉｃソケット | |
| JPH02134890A (ja) | 回路素子実装基板 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JP3034672B2 (ja) | 半導体装置実装体 | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| JP2778506B2 (ja) | 電子デバイス用パッケージ | |
| JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| JP2554040Y2 (ja) | 電子部品取付構造 | |
| JP2798334B2 (ja) | 半導体装置 | |
| JP3137212B2 (ja) | フレキシブル配線板 | |
| JPH01283898A (ja) | チップ型部品の塔載方法 | |
| JP2570889B2 (ja) | Ｌｓｉ用ケース | |
| JP2581884Y2 (ja) | パッケージ | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030218 |