JPS6043982A - テレビジヨン受像機 - Google Patents
テレビジヨン受像機Info
- Publication number
- JPS6043982A JPS6043982A JP58151910A JP15191083A JPS6043982A JP S6043982 A JPS6043982 A JP S6043982A JP 58151910 A JP58151910 A JP 58151910A JP 15191083 A JP15191083 A JP 15191083A JP S6043982 A JPS6043982 A JP S6043982A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- video data
- frame
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、たとえば分割マトリツクス液晶表示パネル
などからなる表示パネルを備えたテレビジヨン受像機に
関し、構成を簡素化して安価にすることを目的とする。
などからなる表示パネルを備えたテレビジヨン受像機に
関し、構成を簡素化して安価にすることを目的とする。
従来、との錘テレビジョン受1象機の1例は第1図に示
すように構成され、同図において、(1)は映像信号が
入力される映19!入力端子、(2)は入力端子(1)
に接続されたアナロク/テシタrv変換ag(以下A
/ 、0変換器と称する)であり、テシタル変換部を形
成する。(3) 、 (4)はテータハヌCDI)を介
してA/D変換器(2)に接続された第1.第2フレー
ムメモリであり、ランダムアクセフメモリからなる。
すように構成され、同図において、(1)は映像信号が
入力される映19!入力端子、(2)は入力端子(1)
に接続されたアナロク/テシタrv変換ag(以下A
/ 、0変換器と称する)であり、テシタル変換部を形
成する。(3) 、 (4)はテータハヌCDI)を介
してA/D変換器(2)に接続された第1.第2フレー
ムメモリであり、ランダムアクセフメモリからなる。
(5) 、(5)はテータバヌ(D2)ヲ介して両フレ
ームメモリ(3) 、 (4)に接続された第1.第2
シフトレシヌタ、(7)は第1シフトレジアタ(5)の
出力が伝送される第1ラツチ、(8)は第1ラツチ(7
)の出力が転送される第1表示ドライバ、(9)は第1
シフトレシヌタ(f))の出力が11云送される第2ラ
ツチ、(10)は第2ラップ−(9)の出力が転送され
る第2表示ドライバである。
ームメモリ(3) 、 (4)に接続された第1.第2
シフトレシヌタ、(7)は第1シフトレジアタ(5)の
出力が伝送される第1ラツチ、(8)は第1ラツチ(7
)の出力が転送される第1表示ドライバ、(9)は第1
シフトレシヌタ(f))の出力が11云送される第2ラ
ツチ、(10)は第2ラップ−(9)の出力が転送され
る第2表示ドライバである。
to)tlま人ノフ端イ(1)に接続された同期分用回
路であり、(F直間44Jj 1;’iジノVと水’T
” ln1!jJJ信g l、とを出力する。(1カは
両回jυl 1’S岑v、11が人力される同期制御回
路であり、第1.第2フレームメモリ(3) 、 (4
)に111き込み15洗み出し制御1言にj−c以下ル
/W信号と称する) (−1、(凭をそれぞれ出力する
とともに、アルスハヌ(A)ヲ介して両フレームメモリ
(3) 、 (4)に71・し7テータヲ出力し、かつ
、両シフトレジメタ(5) 、 ’6]のクロック函号
1(1およびπtiiラッチ(7)。
路であり、(F直間44Jj 1;’iジノVと水’T
” ln1!jJJ信g l、とを出力する。(1カは
両回jυl 1’S岑v、11が人力される同期制御回
路であり、第1.第2フレームメモリ(3) 、 (4
)に111き込み15洗み出し制御1言にj−c以下ル
/W信号と称する) (−1、(凭をそれぞれ出力する
とともに、アルスハヌ(A)ヲ介して両フレームメモリ
(3) 、 (4)に71・し7テータヲ出力し、かつ
、両シフトレジメタ(5) 、 ’6]のクロック函号
1(1およびπtiiラッチ(7)。
((りのりl−Iツク1潜δ1(2を出力する。
(1゛白」、同期回路(功:]9よび同期分1帽[1角
路(喝に接続さj1fc階調制句1回路であり、階調信
号を画表示ドライバf8) 、 no) K 出力t
ル。(+3)は同期側t(l l−11jl路Q2p
(7) り1.1ツタ仙シじ1軸し・よびメギヤントラ
イブ信号Sが入勾されるヌギャンドライバである。
路(喝に接続さj1fc階調制句1回路であり、階調信
号を画表示ドライバf8) 、 no) K 出力t
ル。(+3)は同期側t(l l−11jl路Q2p
(7) り1.1ツタ仙シじ1軸し・よびメギヤントラ
イブ信号Sが入勾されるヌギャンドライバである。
(14)は+20 (’、爾) X +60 (横)ド
ツトの分割マトリックス液晶表示パネルからなる表示パ
ネルであり、f’9 diの表示′「f庵が7トリツク
ヌ状に配列され、上半分の60X+60ドツトを表示ル
IK動するために」−半分の6Qイfinの横方向表示
型1訓がヌギャン1−゛ライバ(1■に接続されるとと
もに上半分の160個の縦方向表示型(朔が第1表示ト
ライバ(8)に接続され、下半分の60X+60ドツト
を表示駆動するために下半分の60個の横方向表示電極
が前記上半分の各横方向表示室1・貿それぞれに並列に
メギへ・ンドライバ(1■に接続さfhるとともに下半
分の160個の縦方向表示電匝が第2表示ドライバ(1
0)に接読されている。
ツトの分割マトリックス液晶表示パネルからなる表示パ
ネルであり、f’9 diの表示′「f庵が7トリツク
ヌ状に配列され、上半分の60X+60ドツトを表示ル
IK動するために」−半分の6Qイfinの横方向表示
型1訓がヌギャン1−゛ライバ(1■に接続されるとと
もに上半分の160個の縦方向表示型(朔が第1表示ト
ライバ(8)に接続され、下半分の60X+60ドツト
を表示駆動するために下半分の60個の横方向表示電極
が前記上半分の各横方向表示室1・貿それぞれに並列に
メギへ・ンドライバ(1■に接続さfhるとともに下半
分の160個の縦方向表示電匝が第2表示ドライバ(1
0)に接読されている。
そしてA/D変換器(2)は入力端子(1)の映像信号
を所定のクイミングでテジタルrヒし、4ピツI・の映
像テ゛−タ信号を順次に出力する。
を所定のクイミングでテジタルrヒし、4ピツI・の映
像テ゛−タ信号を順次に出力する。
さらに、1映像テ一タ信号により表示パネルの1 ドツ
トが表示制御され、両フレームメモリ(3)。
トが表示制御され、両フレームメモリ(3)。
(4)は、1画面分(1フレ一ム分)の容量、すなわち
(120X +60 X 4 = ) 76800 ビ
ットの容量を有するトドもに、1フレームのMiJ半の
データを記憶する前半メモリ部と後半のデータを記・臆
する後半メモリ部とに分割されている。
(120X +60 X 4 = ) 76800 ビ
ットの容量を有するトドもに、1フレームのMiJ半の
データを記憶する前半メモリ部と後半のデータを記・臆
する後半メモリ部とに分割されている。
そして第1フレームメモリ(3)は、第21図(2りの
第2フレームjυI ll)J−r2.第4フレーム期
聞T4 、・・・すな1っちfiJ’+ #フレーム期
間に書き込み11」御されると々もに、第1フレーム1
すJlfjlTI、第3フレーム期間T8゜第5フレー
ム1υI l!’11 T5 、・・・すなわち奇数フ
レームJQJ間に1rll:み出し制?111され、さ
らに第2フレームメモリ(4)は、バ)数フレーム期間
に書き込み制御されるとともに、1出故フレ一ム期間に
読み出し制御される。
第2フレームjυI ll)J−r2.第4フレーム期
聞T4 、・・・すな1っちfiJ’+ #フレーム期
間に書き込み11」御されると々もに、第1フレーム1
すJlfjlTI、第3フレーム期間T8゜第5フレー
ム1υI l!’11 T5 、・・・すなわち奇数フ
レームJQJ間に1rll:み出し制?111され、さ
らに第2フレームメモリ(4)は、バ)数フレーム期間
に書き込み制御されるとともに、1出故フレ一ム期間に
読み出し制御される。
すなワチ、第1フレームメモリ(3)は、第2図(1)
)に小すように商才メモリ部が偶数フレーム期間の前’
l’ (1=”)に占き込み制ネ11されるとともに、
同図(C)に小すように後゛1′メモリ部が偶数フレー
ム期間のr<: +l’(1’)に11)き込みjll
l1411され、さらに、同図((りに/JりすJ:う
に両メモリ部が奇数フレーム期Iff]に同11.lj
にi’!’;l:み出し制御される。
)に小すように商才メモリ部が偶数フレーム期間の前’
l’ (1=”)に占き込み制ネ11されるとともに、
同図(C)に小すように後゛1′メモリ部が偶数フレー
ム期間のr<: +l’(1’)に11)き込みjll
l1411され、さらに、同図((りに/JりすJ:う
に両メモリ部が奇数フレーム期Iff]に同11.lj
にi’!’;l:み出し制御される。
寸だ、第2フレームメモリ(4)は、第2図(C)に示
すよう(tc +)il ’l′lノーリ部が奇数フレ
ーム期間の前半(1“)に111へ込み制’i+ilさ
れるとともに、同図(1’)に示すように後半メモリ部
が奇数フレーム期間の後半(13)に〒11−き込み制
岬され、さらに、同図(g)に示すように両メモリ部が
偶数フレーム4す1間に同時に読み出し制御される〇 そして偶数フレーム期間の吉きに(・寸、第2フレーム
メモリ(4)の削「終メモリ部(て保Mさ)したがJミ
l′、 (I’)の映像データ信号を第1シフトレンヌ
タ(、’i) 、 m’ rラッチ(7)を介して第1
表示ドライバ(8)に転送すると同時に、第2フレーム
メモリ(4)の後半メモリ部に保持された後半(+3)
の映像データ信号を第2シフトレジスタ(6)l第2ラ
ツチ(9)を介して第2表示ドライバ(10)に11云
送する。
すよう(tc +)il ’l′lノーリ部が奇数フレ
ーム期間の前半(1“)に111へ込み制’i+ilさ
れるとともに、同図(1’)に示すように後半メモリ部
が奇数フレーム期間の後半(13)に〒11−き込み制
岬され、さらに、同図(g)に示すように両メモリ部が
偶数フレーム4す1間に同時に読み出し制御される〇 そして偶数フレーム期間の吉きに(・寸、第2フレーム
メモリ(4)の削「終メモリ部(て保Mさ)したがJミ
l′、 (I’)の映像データ信号を第1シフトレンヌ
タ(、’i) 、 m’ rラッチ(7)を介して第1
表示ドライバ(8)に転送すると同時に、第2フレーム
メモリ(4)の後半メモリ部に保持された後半(+3)
の映像データ信号を第2シフトレジスタ(6)l第2ラ
ツチ(9)を介して第2表示ドライバ(10)に11云
送する。
また、奇数フレーム期間のときには、第1フレームメモ
リ(3)の前半メモリ部に保持されだ01」半())の
映像データ信号を第1シフ1ルシヌク(5)、第1ラツ
チ(7)を介して第1表示ドライバ(8)に転送すると
同時に、第1フレームメモリ(3)の後半メモリ部に保
持された後半(B)の映像データ信δ°を第2シフトレ
ジヌタ(6)、第2ラツチ(9)を介して第1表示トラ
イバflOに転送する。
リ(3)の前半メモリ部に保持されだ01」半())の
映像データ信号を第1シフ1ルシヌク(5)、第1ラツ
チ(7)を介して第1表示ドライバ(8)に転送すると
同時に、第1フレームメモリ(3)の後半メモリ部に保
持された後半(B)の映像データ信δ°を第2シフトレ
ジヌタ(6)、第2ラツチ(9)を介して第1表示トラ
イバflOに転送する。
ところで両フレームメモリ+3) 、 (4)は、書き
込みのときには映像データ信号が1つづつ7ノー(き込
ま、hるが、1涜み出しのときには映像テーク信号が2
つつつ、6’l、み出さJするため、+(、/ W信号
c+ 、 02により、2水・l’ A−Eに1回の割
り合いで書き込み制御され、1水甲)1−11i−に1
回の割り合いで読み出し制御される。。
込みのときには映像データ信号が1つづつ7ノー(き込
ま、hるが、1涜み出しのときには映像テーク信号が2
つつつ、6’l、み出さJするため、+(、/ W信号
c+ 、 02により、2水・l’ A−Eに1回の割
り合いで書き込み制御され、1水甲)1−11i−に1
回の割り合いで読み出し制御される。。
−ぞして両占示l・ライム(8) 、 no)に映像テ
ーク信号が回131rに人力されるとともに、第1表示
トライ/くf)l) &、1人力された映(91テ一タ
信号にもとづき表示)々−?、ル(1,1)の+゛1′
分の第+、;11.・・・、第160縦方向表小電17
d4を1m41鱈制御し、同時に、第2表示ドライノX
+’ll &:l、人力された映(91テ一タ信号にも
とづき表示)々ネル(11)の1− ’1′分の第1.
第2.・・・、第160縦方向表小電庵を1jfi ′
i’lj:制伺1する制御1J、ヌギャンドライバ(1
■は、表示)(ネル(14)の11′ツγの第1 、第
2.・・・、第60横方向表示電極を順次に商事制御す
ると同時に、表示ノ々ネル(14)の下1′つγの第1
、第2.・・・、第60横方向表示電極を順lべに+
1’を山二制イiil j、、/ことえば表示ノ々ネル
(14)の上半分の第11’i?f方向表示’;:i1
斯と下半分の第1横方向表示−11,(’71iとを同
時に通1rl制御する。
ーク信号が回131rに人力されるとともに、第1表示
トライ/くf)l) &、1人力された映(91テ一タ
信号にもとづき表示)々−?、ル(1,1)の+゛1′
分の第+、;11.・・・、第160縦方向表小電17
d4を1m41鱈制御し、同時に、第2表示ドライノX
+’ll &:l、人力された映(91テ一タ信号にも
とづき表示)々ネル(11)の1− ’1′分の第1.
第2.・・・、第160縦方向表小電庵を1jfi ′
i’lj:制伺1する制御1J、ヌギャンドライバ(1
■は、表示)(ネル(14)の11′ツγの第1 、第
2.・・・、第60横方向表示電極を順次に商事制御す
ると同時に、表示ノ々ネル(14)の下1′つγの第1
、第2.・・・、第60横方向表示電極を順lべに+
1’を山二制イiil j、、/ことえば表示ノ々ネル
(14)の上半分の第11’i?f方向表示’;:i1
斯と下半分の第1横方向表示−11,(’71iとを同
時に通1rl制御する。
そして表示パネル04)は横方向とIilを方向との同
時通電部分が着色して11画1mを表示し、このとき、
表示パネル(14)の上半分の各表示重囲の表示駆動タ
イミンクと同一タイミンクで表示/<ネlしく14)の
下半分の各表示電極が順次に表示駆動され、表示ノくネ
ル04)が分割表示駆動される。
時通電部分が着色して11画1mを表示し、このとき、
表示パネル(14)の上半分の各表示重囲の表示駆動タ
イミンクと同一タイミンクで表示/<ネlしく14)の
下半分の各表示電極が順次に表示駆動され、表示ノくネ
ル04)が分割表示駆動される。
なお、両シフトレンヌタ(5) 、 f6) 、両ラッ
チ(7) 。
チ(7) 。
(9)7画表示ドライバ(8) 、 (10)およびヌ
ギャントライバ(13)により表示駆動部が形成されて
いる。
ギャントライバ(13)により表示駆動部が形成されて
いる。
しかし、第1図の場合は映像テーク信号の保持手段とし
て、1フレ一ム分の映像テーク信号をそれぞれ保持する
第1.第2フレームメモ!J (3) 、 (4)を設
ける必要があり、保持手段の記憶容量が非常に大きくな
るとともに、両フレームメモリ(3) 、 (4)の書
き込み制御の時間と読み出し制御の時間とを異ならせる
ようにタイミンク制御する必要があり、高価かつ複!1
PII[になる欠点がある。
て、1フレ一ム分の映像テーク信号をそれぞれ保持する
第1.第2フレームメモ!J (3) 、 (4)を設
ける必要があり、保持手段の記憶容量が非常に大きくな
るとともに、両フレームメモリ(3) 、 (4)の書
き込み制御の時間と読み出し制御の時間とを異ならせる
ようにタイミンク制御する必要があり、高価かつ複!1
PII[になる欠点がある。
この発明は、前記の点に留意してなされたものであり、
映像信号を所定のクイミンクでテシタル化し時系列の映
像デ゛−タ信号を出力するテジタ7し変換部と、ru数
の表示1’14: f’AJgがマトリックヌ状に縮少
11さハた表示パネルと、該パネルに表示される画面の
−1で下つγの各峡19シテーク信号にもとづき前記パ
フrルの1゛1′分の各表示’iLl: (’rijを
順次に表示駆動するとともに、])11記パネルに表示
される画面の下半分の各映像テーク信号にもとづき前記
パネルの下半かの各表示重臣を酊工記上ミ]り1分の各
表示電極の表示駆動タイミンクと同一タイミンクで順次
に表示部!1(すし、 +iil記パネセパネル表示!
51ス動する表示駆動部ト’t I+ifi エたテレ
ビジョン受像機において、1画面分の映1φデータ信号
の保持手段を有゛シ、前記テジタル女換部の映(9!テ
一タ信号によりiiI記保持手段の作詩内容を11)き
η々える1σに1)ll記上半分の映像データ1暦>5
とl’+iJ記下半分の映像テーク信号とを同一クイミ
ンつて前記表示11ijス動部に出力する映1象テータ
lFtυ141給制イ[11部をVlllえたテレビジ
ョン受像機を)j、11j(するものである。
映像信号を所定のクイミンクでテシタル化し時系列の映
像デ゛−タ信号を出力するテジタ7し変換部と、ru数
の表示1’14: f’AJgがマトリックヌ状に縮少
11さハた表示パネルと、該パネルに表示される画面の
−1で下つγの各峡19シテーク信号にもとづき前記パ
フrルの1゛1′分の各表示’iLl: (’rijを
順次に表示駆動するとともに、])11記パネルに表示
される画面の下半分の各映像テーク信号にもとづき前記
パネルの下半かの各表示重臣を酊工記上ミ]り1分の各
表示電極の表示駆動タイミンクと同一タイミンクで順次
に表示部!1(すし、 +iil記パネセパネル表示!
51ス動する表示駆動部ト’t I+ifi エたテレ
ビジョン受像機において、1画面分の映1φデータ信号
の保持手段を有゛シ、前記テジタル女換部の映(9!テ
一タ信号によりiiI記保持手段の作詩内容を11)き
η々える1σに1)ll記上半分の映像データ1暦>5
とl’+iJ記下半分の映像テーク信号とを同一クイミ
ンつて前記表示11ijス動部に出力する映1象テータ
lFtυ141給制イ[11部をVlllえたテレビジ
ョン受像機を)j、11j(するものである。
し/こがって、この発明のテレビジョン受像IJJ i
/ζ1:ると、1画面分(lフレーム分)の映1ψテー
タ11、号の気持手段を有する映(ψデータ信号供給部
を備え、保持手段の作詩内容を書き換える毎に表示パネ
ルの下半分の映像テーク信号と」−半分の1吸像テ一タ
信号とを同一タイミンクで前記供給部から出力するだめ
、保持手段の記・臆容邑を小さくし、かつ、タイミンク
制御を簡単にできるものである。
/ζ1:ると、1画面分(lフレーム分)の映1ψテー
タ11、号の気持手段を有する映(ψデータ信号供給部
を備え、保持手段の作詩内容を書き換える毎に表示パネ
ルの下半分の映像テーク信号と」−半分の1吸像テ一タ
信号とを同一タイミンクで前記供給部から出力するだめ
、保持手段の記・臆容邑を小さくし、かつ、タイミンク
制御を簡単にできるものである。
つぎに、この発明を、その実施例を示した第3図以下の
1ン1而とともに詳細に説明する。
1ン1而とともに詳細に説明する。
まず、l実施例を示した第3図および第4121につい
て説明する。
て説明する。
それらの図面において、第1図および第2図と同−記号
−は同一もしくは相当するものを示し、(埒はランダム
アク七7メモリからなる第3アレーン、メモリであり、
1フレ一ム分の映像テーク信号の記憶容量すなわち(1
20X]6’0X4=)76800ビットの容量を有し
、同期制御回路(1イからのアドレヌデータ信号、W/
T’lb信号な七の各種の制御信号により動作制御され
、A/D変換変換イタ)からデータバヌ(D3)に出力
された前半(F)、後半(13)の映像デークリ言号を
耐1半メモリ部、後半メモリ部にそれぞれ保持する。
−は同一もしくは相当するものを示し、(埒はランダム
アク七7メモリからなる第3アレーン、メモリであり、
1フレ一ム分の映像テーク信号の記憶容量すなわち(1
20X]6’0X4=)76800ビットの容量を有し
、同期制御回路(1イからのアドレヌデータ信号、W/
T’lb信号な七の各種の制御信号により動作制御され
、A/D変換変換イタ)からデータバヌ(D3)に出力
された前半(F)、後半(13)の映像デークリ言号を
耐1半メモリ部、後半メモリ部にそれぞれ保持する。
ut9 (l−iテーク切換回路であり、データバス(
D3)の映1免デーク侶写と、第3フレームメモリ(1
$の前半メモリ部:iJ)らデータバス(田)を介して
出力された映19Jデータ(7jげと、εrチ3フレー
ムメモリ0■の後16メセリ部からデータバス(D5)
を介して出力された映(9jテータ帥杖とが入力され、
同期制御回路0功の[JJ換1.−1号01にもとつき
各データバス(D3)〜(D5)から1巽択された2つ
のデータバスの映像テーク信号をブークハ7(D6)、
(1’)7)を介して第1 、第2シフ1−レシヌタ(
5) 、 +(1)にそれぞれ出力する。
D3)の映1免デーク侶写と、第3フレームメモリ(1
$の前半メモリ部:iJ)らデータバス(田)を介して
出力された映19Jデータ(7jげと、εrチ3フレー
ムメモリ0■の後16メセリ部からデータバス(D5)
を介して出力された映(9jテータ帥杖とが入力され、
同期制御回路0功の[JJ換1.−1号01にもとつき
各データバス(D3)〜(D5)から1巽択された2つ
のデータバスの映像テーク信号をブークハ7(D6)、
(1’)7)を介して第1 、第2シフ1−レシヌタ(
5) 、 +(1)にそれぞれ出力する。
(17) l h”s 3フレームメモリ(1υ、チー
゛夕切換[σ]路06)からなる映像テータ信写供給制
御部である。
゛夕切換[σ]路06)からなる映像テータ信写供給制
御部である。
そして第4図(・l)の各フレーム期間TI 、T2.
T3.T/I。
T3.T/I。
′F5.・・の]iil 」′(1・゛)に、同゛図(
1))に示すように第3フレーj・メモリ(拘の1)1
1半メモリ部が書き込み割部jされるとともに、同図(
C)に示すように第3フレームメモリ(1つの後)1′
メモリ部が読み出し制御される。
1))に示すように第3フレーj・メモリ(拘の1)1
1半メモリ部が書き込み割部jされるとともに、同図(
C)に示すように第3フレームメモリ(1つの後)1′
メモリ部が読み出し制御される。
−まだ、各アレーン、期間TI、T2.T3.T4.T
5.・・の後1′(13)に、第4図(1〕)に示すよ
うに第3フレームメモリ(1■の1)1ドI′メモリ部
が読み出し制御されるとともに、同図(C)に示すよう
に第3フレームメモリ(1均の後半メモリ部が書き込み
制御される。
5.・・の後1′(13)に、第4図(1〕)に示すよ
うに第3フレームメモリ(1■の1)1ドI′メモリ部
が読み出し制御されるとともに、同図(C)に示すよう
に第3フレームメモリ(1均の後半メモリ部が書き込み
制御される。
なお、第3フレームメモリ0均は、MiJ−’lL(J
’″)に2水平走査に1回の割り合いで前半メモリ部が
張)き込み制宿されるとともに、後半メモリ部が読み出
し制御され、後半(B)にも[)11半と同一の割り合
いで後半メモリ部が書き込み制御されるとともに、前半
メモリ部が読み出し制御1される。
’″)に2水平走査に1回の割り合いで前半メモリ部が
張)き込み制宿されるとともに、後半メモリ部が読み出
し制御され、後半(B)にも[)11半と同一の割り合
いで後半メモリ部が書き込み制御されるとともに、前半
メモリ部が読み出し制御1される。
すなわち、第3フレームメモリ(旧は書き込み制御の時
17.11と1、克み出し制御の時間とか同一に他側1
される。
17.11と1、克み出し制御の時間とか同一に他側1
される。
一方、データ1フ1換回路(10は、各フレーム期間T
LT2.T3.T4.T5.・・・の削J半(F)に、
データバス(1)3)の映像テークをデータバス(I)
6)を介して第1シフトレシヌタ(5)に出力すると同
1時に、第3フレームメモリ0均の後半メモリ部からデ
ータバス(1,)5 ) jて読み出された映像テーク
信号をデータバス(1)7 )を介して第2シフトレシ
ヌタ(6)に出力L 、各フレームj9J111 Tl
、T2.T8.T4.T5.・・・の後半(13)に
、第3フレームメモリ(丘の前半メモリ部からデータバ
ス(D/I)に1、り1−み川さ7ハ/こ映19シテー
タ信号をデータバス(D6)を介して第1シフトレジヌ
ク(5)に出力すると同時に、データバス(1)3)の
映像テーク信号をテータノhノ(117)を介して第2
シフトレシヌタ((i)に出力する。
LT2.T3.T4.T5.・・・の削J半(F)に、
データバス(1)3)の映像テークをデータバス(I)
6)を介して第1シフトレシヌタ(5)に出力すると同
1時に、第3フレームメモリ0均の後半メモリ部からデ
ータバス(1,)5 ) jて読み出された映像テーク
信号をデータバス(1)7 )を介して第2シフトレシ
ヌタ(6)に出力L 、各フレームj9J111 Tl
、T2.T8.T4.T5.・・・の後半(13)に
、第3フレームメモリ(丘の前半メモリ部からデータバ
ス(D/I)に1、り1−み川さ7ハ/こ映19シテー
タ信号をデータバス(D6)を介して第1シフトレジヌ
ク(5)に出力すると同時に、データバス(1)3)の
映像テーク信号をテータノhノ(117)を介して第2
シフトレシヌタ((i)に出力する。
したがって、()il iic!実)Ai1列によると
、lフレーム介の内1゛(」テータ旧ビの記゛旧容1且
を有する第3フレームメモl) (1句を設け、第1図
の場合と同一タイミンつて映(9jテータl「1号を第
1.第2シフトレジスタ(5) 、 ff1)にぞ7L
ぞ11出力して表示パネル(14)を分割とiJ、駆動
することか−Cき、この場合画像チークイ言シ3の作J
−″1手トジの記・1G容(住を第11ン1の場合より
小さくするとともに、第3フレームメモリ(10の書き
込み制イ印と読み出し制r印とを同一のタイミンク制イ
tillで11なうことができ、安価にするとともにj
、、17;成を間、(・≦(Lできる。
、lフレーム介の内1゛(」テータ旧ビの記゛旧容1且
を有する第3フレームメモl) (1句を設け、第1図
の場合と同一タイミンつて映(9jテータl「1号を第
1.第2シフトレジスタ(5) 、 ff1)にぞ7L
ぞ11出力して表示パネル(14)を分割とiJ、駆動
することか−Cき、この場合画像チークイ言シ3の作J
−″1手トジの記・1G容(住を第11ン1の場合より
小さくするとともに、第3フレームメモリ(10の書き
込み制イ印と読み出し制r印とを同一のタイミンク制イ
tillで11なうことができ、安価にするとともにj
、、17;成を間、(・≦(Lできる。
つきに、曲の実櫂例を示した第5図および第61ンl(
/Cついて;jiQ明する。
/Cついて;jiQ明する。
第5図(l(おいて、第1図および第3図と同−記ダは
回−もしくは付1当するものを示し、(18)はA/
J−)す換イt(2)からデータバスCJ)8)を介し
て映像テーク信号が入力されるテータリ換回路であり、
データバス(D8)の映1象テータ信号とデータバス0
)9)の映(窯!テ゛−タ信号とを同期制御回路(11
のり換1−i’i号(・2にもとづき択一的に選択して
テークバ:7.(l]+))に出力する。
回−もしくは付1当するものを示し、(18)はA/
J−)す換イt(2)からデータバスCJ)8)を介し
て映像テーク信号が入力されるテータリ換回路であり、
データバス(D8)の映1象テータ信号とデータバス0
)9)の映(窯!テ゛−タ信号とを同期制御回路(11
のり換1−i’i号(・2にもとづき択一的に選択して
テークバ:7.(l]+))に出力する。
(+’J)idテ゛−グバヌ(DIo)の映1象テータ
1吉υが入力されるシフトレジヌク回路であり、同」υ
1制御団路(11のクロック信号1ζ3により動作タイ
ミンクが制御され、]フ1/−ムの上半分の映像テーク
信号をデータバスnu11)から@1ン71−レシヌタ
(5)に出カスるととも((,1フレームの下半分の映
1象テータ(菖写をデータバス(DI 2)から第2シ
フドレンツタf6) ニ出力し、1フレ一ム分の:決(
9シテータは写の保ト1r手段を形り戊する。
1吉υが入力されるシフトレジヌク回路であり、同」υ
1制御団路(11のクロック信号1ζ3により動作タイ
ミンクが制御され、]フ1/−ムの上半分の映像テーク
信号をデータバスnu11)から@1ン71−レシヌタ
(5)に出カスるととも((,1フレームの下半分の映
1象テータ(菖写をデータバス(DI 2)から第2シ
フドレンツタf6) ニ出力し、1フレ一ム分の:決(
9シテータは写の保ト1r手段を形り戊する。
翰はテータ切換回路(18)およびシフトレジヌク回路
fjcjJかりなる映像テーク信号口(袷制省11冊1
+である、。
fjcjJかりなる映像テーク信号口(袷制省11冊1
+である、。
なお、シフトレジメタ回路(1りは、1フレームの上半
分の映像テーク信号の各ビットがそれぞれ人力サレる6
0XI60ビットの第1ないし第4ピッ1−用上側シフ
トレシヌタと、1フレームの一1半分の11す暑′9J
デーク1t7号の各ビットがそれぞれ入力される60X
I60ヒツトの第1ないし第4ビット用下側シフ1−レ
ジスタとを1lifiえている。
分の映像テーク信号の各ビットがそれぞれ人力サレる6
0XI60ビットの第1ないし第4ピッ1−用上側シフ
トレシヌタと、1フレームの一1半分の11す暑′9J
デーク1t7号の各ビットがそれぞれ入力される60X
I60ヒツトの第1ないし第4ビット用下側シフ1−レ
ジスタとを1lifiえている。
訃た、データl;IJ換回路(18)は、第1ないし第
2ピッ1−III 1刀]稀えゲート、すなわち第1ヒ
ッ1−用」二1則ジノIレジスタと第1ビット用下(1
111シフ トレシヌタJ−に1央(9!デ一タ信号の
第1ビットを切換出力する第1ピッl−用り換えゲート
、第2ビツト用上1則ンフi・レジスタと第1ヒツト用
下(tillシフトレンヌタとに映(9Jデ一タ信号の
第2ビットを出力する第そしてデータlJJ換回路(1
8)の第1ビット用切換えゲー)−と、7フ1−レジツ
タ回路09)の第1ビット用l: 11111シフドレ
ンヌク、第1ビット月J−1” 1flllシフトレジ
ヌクとに、第6図に示すように接続構成されている。
2ピッ1−III 1刀]稀えゲート、すなわち第1ヒ
ッ1−用」二1則ジノIレジスタと第1ビット用下(1
111シフ トレシヌタJ−に1央(9!デ一タ信号の
第1ビットを切換出力する第1ピッl−用り換えゲート
、第2ビツト用上1則ンフi・レジスタと第1ヒツト用
下(tillシフトレンヌタとに映(9Jデ一タ信号の
第2ビットを出力する第そしてデータlJJ換回路(1
8)の第1ビット用切換えゲー)−と、7フ1−レジツ
タ回路09)の第1ビット用l: 11111シフドレ
ンヌク、第1ビット月J−1” 1flllシフトレジ
ヌクとに、第6図に示すように接続構成されている。
第6区において、(21)はテータバヌ(D8)ヲ介し
て入力さ7tまた映像テーク信号の第1ピツi・が入力
さハる第lピッI・用テーク入力端子、(22)はたと
えば第4図(31)の各71.−ム、j(/J聞T’l
、’r2.T3.T4.T5.− (7)r4iJ半(
F) ニm埋1 (以下” ] ” ト称t ル) ノ
(Fr号が入力される第1ゲー1−入力端子、(23j
は各゛フレーム期間r+ 、T2.T3.T4 、T5
.−= o 後半(B) i/J ” l ” (17
)信号が入力される第2ゲート入力端rである。
て入力さ7tまた映像テーク信号の第1ピツi・が入力
さハる第lピッI・用テーク入力端子、(22)はたと
えば第4図(31)の各71.−ム、j(/J聞T’l
、’r2.T3.T4.T5.− (7)r4iJ半(
F) ニm埋1 (以下” ] ” ト称t ル) ノ
(Fr号が入力される第1ゲー1−入力端子、(23j
は各゛フレーム期間r+ 、T2.T3.T4 、T5
.−= o 後半(B) i/J ” l ” (17
)信号が入力される第2ゲート入力端rである。
(24)は2入力端子が入力端子12]1 、 +22
1にそJ″lぞれ接続され′に第1アンドゲート、f2
5!は一力の入力端子が入力端一7f23+に接続され
メC第2アントゲ−1−1(2G)は2入力端子が両ア
ントゲ−1・!241 + ’251の小力端イにそれ
ぞれ接続された第1オアゲー1−1(2ηはfiiJm
の第1ビット用上側シフトレシヌタであり、入力端子が
テータバヌ(Dlo)を介して第1オアゲート(26)
に接続され、出力端子が第2アン1ゲー1−+251の
他方の入力端子に接続されている。(28)は− ゛−
−≠わ岨ピ年4≠七ピθシフトレシヌタ(27)の出力
端子にJd続されたデータム、<(Dll)の第1ピッ
i−組上側テータ出力端仔である。
1にそJ″lぞれ接続され′に第1アンドゲート、f2
5!は一力の入力端子が入力端一7f23+に接続され
メC第2アントゲ−1−1(2G)は2入力端子が両ア
ントゲ−1・!241 + ’251の小力端イにそれ
ぞれ接続された第1オアゲー1−1(2ηはfiiJm
の第1ビット用上側シフトレシヌタであり、入力端子が
テータバヌ(Dlo)を介して第1オアゲート(26)
に接続され、出力端子が第2アン1ゲー1−+251の
他方の入力端子に接続されている。(28)は− ゛−
−≠わ岨ピ年4≠七ピθシフトレシヌタ(27)の出力
端子にJd続されたデータム、<(Dll)の第1ピッ
i−組上側テータ出力端仔である。
(29)は2入力端子が入力端子+211 、 (23
+にそれそ7″l接続された第3アント゛ゲート、(3
01は一方の入力端子が入力端子(22)に接続された
第4アントゲ−1・、;3gな」2人ツノ!!i:1!
了か両アン1−゛ゲート+29) 、 +30)の出力
端子(l(ぞ7ハそれ]て続された第2オアゲート、+
32+は前述の第1ビツト用ll ”’l’−側シフト
レジヌタであり、入力、)1□11j’ I′かう一一
タハy、 (1)IO)を介して第2オアゲー1’31
)の出力・”I:il: rに接続さ1+−1出力端子
がテータノ\ヌ(T刀)をfトシて第4アントゲ−1−
+30)の他方の入力端子にilj、[ニー″)さ/″
l−ている。1:3:l)はシフトレジスタ(32)の
入力端rにjとl+売されノζテータハメ(DI2)の
第1ピッ1−川下側テータ出勾端子である。
+にそれそ7″l接続された第3アント゛ゲート、(3
01は一方の入力端子が入力端子(22)に接続された
第4アントゲ−1・、;3gな」2人ツノ!!i:1!
了か両アン1−゛ゲート+29) 、 +30)の出力
端子(l(ぞ7ハそれ]て続された第2オアゲート、+
32+は前述の第1ビツト用ll ”’l’−側シフト
レジヌタであり、入力、)1□11j’ I′かう一一
タハy、 (1)IO)を介して第2オアゲー1’31
)の出力・”I:il: rに接続さ1+−1出力端子
がテータノ\ヌ(T刀)をfトシて第4アントゲ−1−
+30)の他方の入力端子にilj、[ニー″)さ/″
l−ている。1:3:l)はシフトレジスタ(32)の
入力端rにjとl+売されノζテータハメ(DI2)の
第1ピッ1−川下側テータ出勾端子である。
ナオ・、入力端イt、!2+ 、 +231の信号は1
gJ換信号e2より形成さhl シフ)・レジスタ+2
71 、 +3211dり1コック偏号1・3のタイミ
ンクで1釆持テータが入力端子から出力端−rへIII
1次に転送される。
gJ換信号e2より形成さhl シフ)・レジスタ+2
71 、 +3211dり1コック偏号1・3のタイミ
ンクで1釆持テータが入力端子から出力端−rへIII
1次に転送される。
−また、デークl−i/J喚回路(+8)の第2ビット
用切換ゲー]−と、シフ1−レジスタ回路(1@の第2
ピッ1−用」−8叫ソフl−レノスタ、第2ピッ1−用
下イ則シフトレジツタとの)ジ、ir++(J7fj
l+lj、テーク甲)挽回路(18)の第3ピッl−月
jlノJi嬰グー−1・と、シフトレジメタ回路(1(
すの第3ヒッl−月]上匝シフトレジアタ、第3ビット
用下側ジットレジツタとの接続構成、テーク切換回路(
旧の第4ピッl−1−1]切換ゲートと、シフトレジメ
タ回路(1■の第4ピツI・用1 側シフi−レシヌタ
、第4ビット用下側シフトレジスタとの接続構成は、そ
れぞれ第6図と同様である。
用切換ゲー]−と、シフ1−レジスタ回路(1@の第2
ピッ1−用」−8叫ソフl−レノスタ、第2ピッ1−用
下イ則シフトレジツタとの)ジ、ir++(J7fj
l+lj、テーク甲)挽回路(18)の第3ピッl−月
jlノJi嬰グー−1・と、シフトレジメタ回路(1(
すの第3ヒッl−月]上匝シフトレジアタ、第3ビット
用下側ジットレジツタとの接続構成、テーク切換回路(
旧の第4ピッl−1−1]切換ゲートと、シフトレジメ
タ回路(1■の第4ピツI・用1 側シフi−レシヌタ
、第4ビット用下側シフトレジスタとの接続構成は、そ
れぞれ第6図と同様である。
そして各フレーム期間TI 、T2.T3.T4.′r
s、 −= )61r半(F)には、入力端子(22)
のIt ]”′の信号により第1、第4アントゲ−1・
+2J 、 +30+か開き、このときデータハヌ(■
)8)から入力端子(21)に入力された映像テーク信
号の第1ビット、すなわち1フレームの上半分の映像テ
ーク信号の第1ビットがゐ′51アントゲート ヲ介シてシフ)・レジスタ(27)に転送され、シフト
レジヌク(27)の内容が書き換えられる。
s、 −= )61r半(F)には、入力端子(22)
のIt ]”′の信号により第1、第4アントゲ−1・
+2J 、 +30+か開き、このときデータハヌ(■
)8)から入力端子(21)に入力された映像テーク信
号の第1ビット、すなわち1フレームの上半分の映像テ
ーク信号の第1ビットがゐ′51アントゲート ヲ介シてシフ)・レジスタ(27)に転送され、シフト
レジヌク(27)の内容が書き換えられる。
さらに、シフトレジスタ(27)の内容が書き換えられ
ているときは、シフ)・レジスタ(27)にすでに保持
されてい/C第1ビットが出力端イ(28)からテータ
バヌ(Dll)を介して第1シフトレシヌタ(5)に出
力さフ)−ると同時に、シフ1−レジスタ1燭に保持さ
れている第1ビットがテークバフ(D9) 、第・1ア
ン1−ゲート+301 、第2オアゲー1〜!311
、データバヌ(Dlo) 、出力・□・1°i1’H(
;’+:+) 、テ゛−タハy、 (DI2) を介し
て第2シフ1−Lzノメク(6)に11昌力される。
ているときは、シフ)・レジスタ(27)にすでに保持
されてい/C第1ビットが出力端イ(28)からテータ
バヌ(Dll)を介して第1シフトレシヌタ(5)に出
力さフ)−ると同時に、シフ1−レジスタ1燭に保持さ
れている第1ビットがテークバフ(D9) 、第・1ア
ン1−ゲート+301 、第2オアゲー1〜!311
、データバヌ(Dlo) 、出力・□・1°i1’H(
;’+:+) 、テ゛−タハy、 (DI2) を介し
て第2シフ1−Lzノメク(6)に11昌力される。
なお、シフ1−レジメタ(32)から出力された第1ビ
ットけ第2シフ1−レジアタ(6)に出力されると同時
に、データバス(DIO) ヲ介して再びシフトレジス
タ中)にJ)ばされる。
ットけ第2シフ1−レジアタ(6)に出力されると同時
に、データバス(DIO) ヲ介して再びシフトレジス
タ中)にJ)ばされる。
つきに、各フレーム期間TI 、T2.T3.T4.T
5.・・・の両生(1つには、入力端子(23)の1゛
′の信号によりεr52.第3アントゲー1− +25
1 、 t29+が開き、このときデータバス(DB
)から入力端子(21)に入力された映j9!データ1
′言号の第1ピツi・、すなわち゛■フレソーの1・−
1′一部の映像データ1吾号の第1ビットが第3アン1
−ゲーI・+29+ 、第2オアゲート;31j 、デ
ータバス(DIO)イ1−斤シてシフ1〜レシヌタl’
、)2)に転送され、シフトレジスタ・32)の内容が
〒()き換えられる。
5.・・・の両生(1つには、入力端子(23)の1゛
′の信号によりεr52.第3アントゲー1− +25
1 、 t29+が開き、このときデータバス(DB
)から入力端子(21)に入力された映j9!データ1
′言号の第1ピツi・、すなわち゛■フレソーの1・−
1′一部の映像データ1吾号の第1ビットが第3アン1
−ゲーI・+29+ 、第2オアゲート;31j 、デ
ータバス(DIO)イ1−斤シてシフ1〜レシヌタl’
、)2)に転送され、シフトレジスタ・32)の内容が
〒()き換えられる。
ソシてシフ1−レジヌク132jの内容が書き換えられ
るときは、第2オアゲーF +3017−タバヌ(DI
Oンろ斤したあらたな第1ピツj・が出力端子(33
)からデータバス(1,)+2)ヲ介して第2シフトレ
ジヌタ(6) K 出力されると同時に、シフトレジス
タ(潤に保持された第1ヒツトが、出力端子f211)
+データバス(’T)11)を介して第1シフトレシ
ヌタ(5)に出力されるとともに、データバス(D9)
、第3アントゲ−1・(5j、第1オアゲー1−+2[
i+ 、データバス(DIO)を介して1]:びシフト
レジスタ(27)に戻すレル。
るときは、第2オアゲーF +3017−タバヌ(DI
Oンろ斤したあらたな第1ピツj・が出力端子(33
)からデータバス(1,)+2)ヲ介して第2シフトレ
ジヌタ(6) K 出力されると同時に、シフトレジス
タ(潤に保持された第1ヒツトが、出力端子f211)
+データバス(’T)11)を介して第1シフトレシ
ヌタ(5)に出力されるとともに、データバス(D9)
、第3アントゲ−1・(5j、第1オアゲー1−+2[
i+ 、データバス(DIO)を介して1]:びシフト
レジスタ(27)に戻すレル。
なお、テータ切換回路(18)およびシフI・レジアタ
回路(+9)の第2ないし第4ビツトに対応する部分も
同様に動作する。
回路(+9)の第2ないし第4ビツトに対応する部分も
同様に動作する。
したがって、シフトレジアタ回路119)に、第1ない
し第4ビット用−F側シフトレシヌタおよび第1ないし
第、1ビツト用下(Illシフト1/シヌタを設け、シ
フ)・レジアタ回路Cつに1フル一ム分の映(’J+!
テータテーを保持し、第1図および第31ンjの場合と
同一タイミンクで映像テータ信号を第1 、第2シフト
レシヌタ(5) 、 +6)にそれぞれ出力して表示パ
ネル(14)を分割表示駆動することができ、シフトレ
ジアタ回路(埒により画像テータ信号の作?r手段を形
成して該保持手段の記・噴#量を第1圀の場合より小さ
くするとともに、シフ1−レジメタ回路(1つの柑き込
み制御と読み出1.制御とを同一のタイミンク制■・印
で1「なうことができ、安価にするとともに構成を一間
;(・2化できる。
し第4ビット用−F側シフトレシヌタおよび第1ないし
第、1ビツト用下(Illシフト1/シヌタを設け、シ
フ)・レジアタ回路Cつに1フル一ム分の映(’J+!
テータテーを保持し、第1図および第31ンjの場合と
同一タイミンクで映像テータ信号を第1 、第2シフト
レシヌタ(5) 、 +6)にそれぞれ出力して表示パ
ネル(14)を分割表示駆動することができ、シフトレ
ジアタ回路(埒により画像テータ信号の作?r手段を形
成して該保持手段の記・噴#量を第1圀の場合より小さ
くするとともに、シフ1−レジメタ回路(1つの柑き込
み制御と読み出1.制御とを同一のタイミンク制■・印
で1「なうことができ、安価にするとともに構成を一間
;(・2化できる。
fJ−、:y・、+iil記両’J4施19′lIでは
表示パネル04)が分割71−リツクン液晶表示パネル
の場合にl商用したが、表示パネル(14)が分分割マ
トリツクス発光ダイオード表示パネルなどの場合にも適
用できるのは勿論である。
表示パネル04)が分割71−リツクン液晶表示パネル
の場合にl商用したが、表示パネル(14)が分分割マ
トリツクス発光ダイオード表示パネルなどの場合にも適
用できるのは勿論である。
第1図は従来のテレビジヨン受像機のブロツク図、第2
図(a)〜(g)は第1図の動作説明用タイミンクチャ
ー1、第3図以下の図面はこ′の発明のテレヒンヨン受
1゛イ!機の実施例を示し、第3図は1実が11例のブ
XJツク図、第4図(・1)〜(C)は第31ン1の動
作WI’L:1+HIIIタイミンクチへ・−1−1第
5図は曲の実施例のゾ(−1ツタ図、第61ンIはh+
5 図のシフトレジアタ回路の−部の結線IXIであ
る。 fT) −11央(’44 人)) !′I::1’i
’F、I2) −・−yナログ/テシクル変j]ブ(
詣、(5) 、 +6)・・第1.第2シフトレシヌタ
、(7)。 (・;)・・・第1.・ノ′J2ランチ、(8) 、
QQ・・・第1.第2衷示1−’ iノイμ、(11)
・・・1i]jv1分曙回路、04,0つ・・・同期制
用1同路、(1浄・・・ヌキA・ントライバ、(14)
・・・表示パネル、(Iの、’(18)・・・テータ切
換回路、(10・・・第3フレームメモ!J 、(17
1、(2o>・・・映1象テータ信号供給制御部、(1
@・・・シフトレジアタ回路。 代理人 弁理士 藤11.1服犬部
図(a)〜(g)は第1図の動作説明用タイミンクチャ
ー1、第3図以下の図面はこ′の発明のテレヒンヨン受
1゛イ!機の実施例を示し、第3図は1実が11例のブ
XJツク図、第4図(・1)〜(C)は第31ン1の動
作WI’L:1+HIIIタイミンクチへ・−1−1第
5図は曲の実施例のゾ(−1ツタ図、第61ンIはh+
5 図のシフトレジアタ回路の−部の結線IXIであ
る。 fT) −11央(’44 人)) !′I::1’i
’F、I2) −・−yナログ/テシクル変j]ブ(
詣、(5) 、 +6)・・第1.第2シフトレシヌタ
、(7)。 (・;)・・・第1.・ノ′J2ランチ、(8) 、
QQ・・・第1.第2衷示1−’ iノイμ、(11)
・・・1i]jv1分曙回路、04,0つ・・・同期制
用1同路、(1浄・・・ヌキA・ントライバ、(14)
・・・表示パネル、(Iの、’(18)・・・テータ切
換回路、(10・・・第3フレームメモ!J 、(17
1、(2o>・・・映1象テータ信号供給制御部、(1
@・・・シフトレジアタ回路。 代理人 弁理士 藤11.1服犬部
Claims (1)
- (1)映像信号を所定のタイミングでテジタル化し時系
列の映像データ信号を出力するデジタル変換部と、複数
の表示電極がマトリツクス状に配列さ1+ /(/<小
パネルと、該パネルに表示される1画面の11′分の各
映(9!テ一タ伝号にもとつき前記パネルの、1+分の
名〜g 71’C7捏(jを1頃次に表示15I4動す
るとともに、 +)i+記パネルに表示される画1’f
6゛の下半分の各S IZ!テーク1賢号にもとつき[
)1f記パネルの下半分の盲−人・lり′心情(を()
1]記−1−半分の各表示′電体の表示駆動タイミック
と同一タイミンクで順次に表示駆動し。 1川記パネルを分割表示駆動する表示駆動部とをイli
″11えたテレビジョン受像機において、1画面分の映
1子テータIPT号の作持手段゛を有し、−11記テシ
タル変匡1(、l’1.liの映像データ1t7υ1て
より]う1■記作持手段の保り内存を書き藺える71J
−に前^己上半分の映1免テータ簡υと+iii if
t!■・−半分の11央像テ一ク信号とを同一タイミン
クで前記表示駆動部に出力する映像データ信号供給制御
部を備えたテレビジヨン受像機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58151910A JPS6043982A (ja) | 1983-08-20 | 1983-08-20 | テレビジヨン受像機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58151910A JPS6043982A (ja) | 1983-08-20 | 1983-08-20 | テレビジヨン受像機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6043982A true JPS6043982A (ja) | 1985-03-08 |
Family
ID=15528863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58151910A Pending JPS6043982A (ja) | 1983-08-20 | 1983-08-20 | テレビジヨン受像機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6043982A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7118590B1 (en) | 1999-02-25 | 2006-10-10 | Microsulis Limited | Radiation applicator |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5528671A (en) * | 1978-08-23 | 1980-02-29 | Seiko Epson Corp | Liquid crystal display unit |
JPS58116884A (ja) * | 1981-12-29 | 1983-07-12 | Sharp Corp | 液晶テレビ受像機 |
-
1983
- 1983-08-20 JP JP58151910A patent/JPS6043982A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5528671A (en) * | 1978-08-23 | 1980-02-29 | Seiko Epson Corp | Liquid crystal display unit |
JPS58116884A (ja) * | 1981-12-29 | 1983-07-12 | Sharp Corp | 液晶テレビ受像機 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7118590B1 (en) | 1999-02-25 | 2006-10-10 | Microsulis Limited | Radiation applicator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3050474B2 (ja) | モニタ画面一体型ビデオカメラ | |
TW573288B (en) | Display memory, drive circuit, display and portable information apparatus | |
US5512915A (en) | Process for the control of a matrix screen having two independent parts and apparatus for its performance | |
JPS59123880A (ja) | デイスプレイ | |
JPH09101503A (ja) | 表示装置 | |
CN100485747C (zh) | 显示器件的控制电路及驱动方法、显示器件和电子设备 | |
JPS6156397A (ja) | カラ−液晶表示装置 | |
JPS6043982A (ja) | テレビジヨン受像機 | |
CN101042480B (zh) | 扫描信号线驱动装置、液晶显示装置和液晶显示方法 | |
JPH11344956A (ja) | 映像表示装置 | |
JPS60101637A (ja) | テキスト表示システム | |
JPS63185174A (ja) | 液晶表示制御装置 | |
JPS6048080A (ja) | 画像表示方式 | |
JPH07199864A (ja) | 表示装置 | |
WO2021215239A1 (ja) | ドットマトリクス型表示装置および計時装置 | |
JPS6058480B2 (ja) | 映像表示装置 | |
JPS60184292A (ja) | カラ−デイスプレイのドツトブリンク回路 | |
JPH0123074B2 (ja) | ||
JPS59133589A (ja) | マトリツクスパネル表示装置に於ける拡大表示方法 | |
JPH01112327A (ja) | メモリー装置 | |
JPS62637B2 (ja) | ||
JP2883374B2 (ja) | ミラーイメージ回路 | |
JPS63125985A (ja) | 計算機システムの表示制御装置 | |
GB2338817A (en) | Liquid crystal display source driver | |
JPS6041885A (ja) | テレビジョン受像機 |