JPS63125985A - 計算機システムの表示制御装置 - Google Patents

計算機システムの表示制御装置

Info

Publication number
JPS63125985A
JPS63125985A JP27212186A JP27212186A JPS63125985A JP S63125985 A JPS63125985 A JP S63125985A JP 27212186 A JP27212186 A JP 27212186A JP 27212186 A JP27212186 A JP 27212186A JP S63125985 A JPS63125985 A JP S63125985A
Authority
JP
Japan
Prior art keywords
display
data
dots
liquid crystal
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27212186A
Other languages
English (en)
Other versions
JPH06100892B2 (ja
Inventor
信貴 高橋
勝彦 橋本
角谷 敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27212186A priority Critical patent/JPH06100892B2/ja
Publication of JPS63125985A publication Critical patent/JPS63125985A/ja
Publication of JPH06100892B2 publication Critical patent/JPH06100892B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、計算機システムの表示制御装置に係り、特に
は、液晶テレビジョン受像機を計算機本体に結合して、
前記液晶テレビジョン受像機を表示用モニタとして用い
て文字表示を行う計算機システムの表示制御装置に関す
る。
(従来技術) 従来、ポケットコンピュータなどと呼称される携帯用の
計算機には、その計算機と一体となった表示用の液晶デ
ィスプレイが備えられている。ところで、近年、携帯用
のテレビジョン受像機の要請に応えて、小型液晶テレビ
ジョン受像機が開発されている。このような事情に鑑み
れば、携帯用の計算機には液晶テレビジョン受像機を特
別に設けないで、液晶テレビジョン受像機を携帯用の計
算機に結合し、前記液晶テレビジョン受像機の液晶ディ
スプレイを前記計算機の表示用モニタとして用いること
が考えられる。
しかしながら、液晶テレビジョン受像機に使用されてい
る、例えばカラー表示用の液晶ディスプレイは、第1O
図および第11図において太線で囲んで示したように、
R(赤)、G(緑)、B(青)の3個のドツトから1表
示ドツト2 (21〜24)が構成されている。しかも
、1表示ドツトの形状が小さいために、計算機本体から
出力される文字パターンの各表示データを前記表示ド−
/ )と1対lの関係に割付けると、液晶ディスプレイ
に表示される文字形状が小さくなって、表示文字がたい
へん見にくくなるという問題を生じる。
また、上述したような縦1列または横1列になった表示
ドツトを用いて表示を行うと、表示文字が縦方向または
横方向に延びて、表示イメージの異なった表示になると
いう問題も生じる。このような表示イメージの変化をな
くすために、第12図で太線で囲んで示したように、4
個のドツトで1表示ドツト2.を構成すると、1つの原
色の比率(例えば、同図ではGの比率)が高くなって、
色ズレの要因となるという別異の問題を生じる。
(発明の目的) 本発明は、このような事情に鑑みてなされたものであっ
て、計算機本体に結合された液晶テレビジョン受像機の
液晶ディスプレイを表示用モニタとして用いて文字表示
を行うにあたって、表示文字を見やすい形状に表示する
ことができるとともに、色ズレを生じない計算機システ
ムの表示制御装置を堤供することを目的としている。
(発明の構成) 本発明は、上記目的を達成するために、次のような構成
を採る。
即ち、本発明は、液晶テレビジョン受像機を計算機本体
に結合して、前記液晶テレビジョン受像機を表示用モニ
タとして用いて文字表示を行う計算機システムの表示制
御装置であって、前記液晶テレビジョン受像機の液晶デ
ィスプレイにおけるR(赤)、G(緑)、B(青)の3
個のドツトからなる単位表示ドツトを複数組だけ集合さ
せて形成される略四角形の表示エリアによって文字表示
ドツトを構成し、 前記文字表示用ドツトに与える表示データを記憶したメ
モリを、前記文字表示ドツトを構成している単位表示ド
ツトの組数と同じ回数だけアクセスすることによって、
前記メモリから同じ表示データを複数回だけ読み出し、
これらの表示データを前記文字表示ドツトを構成してい
る単位表示ドツトに順に割付けることによって文字表示
を行うことを特徴としている。
次に、上述した構成を備えた本発明の詳細な説明する。
複数組の単位表示ドツトを略四角形に集合させた表示エ
リアで文字表示ドツトを構成し、各単位表示ドツトに同
じ表示データをそれぞれ与えることにより、液晶ディス
プレイに表示される文字を読みやすい大きさにすること
ができる。また、文字表示ドツトは、それぞれ同数のR
,G、Bドツトから構成されているから色ズレも生じな
い。
(実施例) 次に、本発明の一実施例を図面に基づいて、詳細に説明
する。
第1図は、本発明の一実施例に係る計算機システムの構
成の概略を示したブロック図である。
1’0は液晶テレビジョン受像機、12は前記液晶テレ
ビジョン受像機10が着脱自在に接続される計算機本体
、14は液晶テレビジョン受像機10を計算機本体12
に接続するためのコネクタを示している。
まず、液晶テレビジョン受像機lOの構成を説明する。
アンテナより取り込まれた高周波信号はチューナ部16
に与えられて同調される。チューナ部16から出力され
たテレビジョン信号は中間周波処理部1日に与えられて
、音声検波および映像検波される。中間周波処理部18
から出力された音声信号は、音声増幅部20で増幅され
た後、スピーカ22に出力される。一方、中間周波処理
部18から出力された映像信号は、クロマ処理部24に
与えられる。クロマ処理部24は、この映像信号を液晶
ディスプレイ28に適したRGB信号に変換して出力す
る。このRGB信号は切り換えスイッチ26を介して、
液晶ディスプレイ28に与えられる。また、この液晶テ
レビジョン受像機10は、計算機本体12から与えられ
た文字表示用データを液晶ディスプレイ28に適したR
GB信号に変換するためのインタフェース30を備えて
いる。このインタフェース30の出力は、切り換えスイ
ッチ26を介して液晶ディスプレイ28に与えられる。
液晶ディスプレイ28は、3ビツト(実際には冗長ビッ
トを付加した4ビツトが供給される)のRGB信号の供
給によって、予め定められたカラー画素(R,G、B)
  ドツトの配列に対応してゲートされて駆動される。
カラー画素ドツトの配列は、例えば第1ラインはRGB
RGB・・・、第2ラインはGBRGBR・・・、第3
ラインはBRGBRG・・・のように、R,G、Bに対
応した各ドツトの繰り返し配列になっている。このよう
なカラー表示の液晶ディスプレイ28は、周知のように
、例えばアモーファス・シリコン薄膜トランジスタ・ア
レイが形成された透明な基板と、R,G、Bのカラー・
フィルタを形成した透明ガラス基板との間に液晶が封入
され、ツィステッド・ネマチックモードにより表示され
る液晶カラーパネルから構成されている。
切り換えスイッチ26は、液晶ディスプレイ2日にテレ
ビジョン画像を表示するか、あるいは計算機本体12か
らの文字を表示するかに応じて切り換えられるスイッチ
である。この切り換えスイッチ26は、オペレータの手
動操作によって切り換えられる。ただし、このような切
り換えをプログラム処理によって行ってもよい。
次に、計算機本体12の構成を説明する。
CPU32は、ROM34に予め格納されたシステムプ
ログラムに従ってデータ処理を行う。RAM36は、ユ
ーザプログラムを格納するユーザプログラムエリア、前
記ユーザプログラムによって作成された表示情報などの
データを格納するデータエリア、各種のバッファなどを
含むシステムエリアなどから構成されている。CPU3
2に関連して、データを入力するためのキーボード38
が設けられている。
ディスプレイコントローラ40は、本実施例の要部とな
るもので、RAM36に格納されたデータに基づいて、
ビデオRAM42に対してRead/WriteuI御
を行い、このビデオRAM42から読み出された表示デ
ータを液晶ディスプレイ28に適した形態にビット展開
してインタフェース30に供給する。このディスプレイ
コントローラ40の構成の詳細は後に説明する。ビデオ
RAM42は、前記表示データを画素単位にR,G、B
に区分して記憶するR、G、Bデータ・メモリ領域を備
えている。
第2図および第3図は、ディスプレイコントローラ40
の要部構成を示したブロック図である。
特に、第2図は表示データを表示画面の横方向に割付け
るデータ横方向割付は部のブロック図、第3図は表示デ
ータを表示画面の縦方向に割付けるデータ縦方向割付は
部のブロック図である。
第2図に示したデータ横方向割付は部は、ビデオRAM
42から出力されたR、 G、  B表示データをそれ
ぞれラッチするラッチ回路44.〜44゜と、ラッチ回
路44.〜44.のパラレル出力をそれぞれ個別に与え
られて、これらをシリアルデータに変換するシフトレジ
スタ46.〜46.と、このシフトレジスタ46I〜4
6.にシフトタイミングを与える3分周回路48と、シ
フトレジスタ46.〜463にデータ・ロードタイミン
グを与える8分周回路50とから構成されている。
一方、第3図に示したデータ縦方向割付は部は、ビデオ
RAM42の上位アドレスA、。、A1.を指定するア
ドレス生成回路52と、ビデオRAM42の下位アドレ
スA0〜A、を指定するアドレス生成カウンタ54と、
アドレス生成カウンタ54の出力をラッチするアドレス
ラッチ回路56とから構成されている。
次に、上述した構成を備えた実施例の動作を説明する。
なお、本実施例の特徴は、文字表示ドツトに対する液晶
ディスプレイ28の単位表示ドツトの割付けと、前記文
字表示ドツトを構成する複数の単位表示ドツトへ同じ表
示データを出力する構成にあるから、以下、これらにつ
いて説明する。ここで、液晶ディスプレイ28の単位表
示ドツトとは、R,G、Bに対応した3個のドツトの集
合をいい、文字表示ドツトとは、計算機本体12からの
データに基づき液晶ディスプレイ28に表示された文字
を構成しているドツトをいい、この文字表示ドツトは後
述するように複数組の単位表示ドツトを集合した表示エ
リアから構成されている。
例えば、第4図および第5図に示したように、液晶ディ
スプレイ28に表示される文字を見やすい形状にするた
めに、文字表示ドツト41〜44は複数組の単位表示ド
ツトから構成されている。
第4図は、R,G、Bドツトが、縦横に直線的に配列さ
れた液晶ディスプレイの例、第5図はR5G、Bドツト
が1ラインごとに半ピツチずらせて配列された液晶ディ
スプレイの例をそれぞれ示している。第5図に示した液
晶ディスプレイの配列は、第4図に示した液晶ディスプ
レイの配列に比べて、同色間の距離が小さくなる。した
がって、画質を向上させるために、この配列の液晶ディ
スプレイを用いるのが好ましい。また、第4図(alお
よび第5図(alに示した文字表示ド17ト41.43
は、2mの単位表示ドツトから構成され、第4図fbl
および第5図(b)に示した文字表示ドツト4□。
44は、3Hの単位表示ドツトから構成されている。1
文字表示ドツトを何組の単位表示ドツトで構成するかは
、表示文字の見やすさと、1画面内の文字表示数との関
連で定められる。換言すれば、文字表示ドツトを多数の
単位表示ドツトで構成すれば、表示文字が大きくなって
見やすくなるが、それだけ1画面内の表示文字数が少な
くなる。
いずれにせよ、複数組の単位表示ドツトで構成される文
字表示ドツトは、略四角形であることが必要とされる。
そうでないと、液晶ディスプレイに表示される文字の形
態が著しく変形して、実用的でないからである。こ・こ
て、略四角形とは、第4図および第5図に示したような
文字表示ドツトの形状などを含むが、例えば、横1列の
R,G。
Bドツトからなる単位表示ドツトを、横方向に3総記列
したような形状などは含まないことを意味する。
以下、便宜上、第4図fblに示したような文字表示ド
ツトとした場合について説明する。
第6図は、第4図(blに示した文字表示ドツト4が割
付けられた液晶ディスプレイ28のパネル面を示してい
る。液晶ディスプレイ28の横方向には128個の文字
表示ドツト4が、縦方向には64個の文字表示ドツト4
がそれぞれ割り当てられる。文字表示ドツト4は、3組
の単位表示ドツトから構成されているから、これらの単
位表示ドツトには同し表示データが与えられる。これら
の表示データは、R,G、Bのドツトごとに区分されて
、前述したビデオRAM42に格納されている。
第7図は、第6図に示した文字表示ドツトの割付けに対
応したビデオRAM42のアドレスを示した説明図であ
る。同図に示した数値はビデオRAM42のアドレスを
16進数で示したものであって、Rデータの格納領域を
抜き出して示している。他のGデータ、Bデータの格納
領域についても同様のアドレスになっている。一つのア
ドレスには8ビツトのRデータ、即ち、水平方向の8個
分の文字表示ドツトに供給されるRデータが格納されて
いる。したがって、このビデオRAM42は、水平方向
に16バイトのメモリ領域を持ち、液晶ディスプレイ2
8の水平方向に割付けられた128個の文字表示ドツト
のRデータは、アドレス’0OOHJ〜’0OFHJに
順に格納されている。同様に文字表示ドツトの2ライン
目の表示データは、アドレス’0IOHJ〜’0IFH
Jに順に格納されている。また、液晶ディスプレイ28
の縦方向には、64個の文字表示ドツトがあるから、ビ
デオRへM42の縦方向には、64バイトのメモリ領域
があり、したがって64ライン目の文字表示ドツトに与
えられる表示データは、アドレス’3FOHJ〜’ 3
 F F IIJに順に格納される。
上述したようなアドレスへの表示データの書き込みは、
RAM36に格納されたデータに基づき、ディスプレイ
コントローラ40がWrite制御することによって行
われる。このような表示データの書き込みは、従来の装
置と同様であるから、詳しい説明は省略する。
次に、本実施例の特徴である文字表示ドツトへの表示デ
ータの割付けについて説明する。
まず、表示データの横方向の割付けを第2図に基づいて
説明する。
ビデオRAM42から読み出されたRデータは、ランチ
回路44.〜44.に接続している表示データバス上に
乗せられる。この表示データバス上にRデータがあると
きに、液晶ディスプレイ28内の表示用基本クロックに
同期したRデータラッチ信号を与えられることにより、
表示データバス上の8ビツトのRデータがラッチ回路4
4にラッチされる0次に、ビデオRAM42から読み出
されて表示データバス上に乗せられたGデータは、Gデ
ークラッチ信号によってランチ回路44□にラッチされ
る。同様に、ビデオRAM42から読み出されたBデー
タが、Bデークラッチ信号によってラッチ回路44.に
ラッチされる。ラッチされた各表示データは、シフトレ
ジスタ461〜46、に接続しているR、G、Bデータ
バス上に乗せられる。なお、前述したようなR,G、B
データラッチ信号は、液晶ディスプレイ28内の表示用
基本クロックをディスプレイコントローラ40が取り込
み、この基本クロックに基づいて作成される。
一方、液晶ディスプレイ28より取り込まれた基本クロ
ックは、3分周回路48で3分周され、シフトクロック
としてシフトレジスタ461〜463にそれぞれ与えら
れるとともに、8分周回路50で8分周され、ロード信
号としてシフトレジスタ46.〜463にそれぞれ与え
られる。このロード信号を与えられることにより、デー
タバス上のR,G、Bデータは各シフトレジスタ461
〜4G3にそれぞれ個別に取り込まれる。シフトレジス
タ461〜46.に取り込まれたそれぞれ8ビツトのR
,G、Bデータは、前記シフトクロツタのタイミングに
従って順にシリアルR,G。
Bデータとして出力され、液晶テレビジラン受像機10
のインタフェース30を介して液晶ディスプレイ28に
与えられる。このようにして、ビデオRAM42に格納
された表示データが、液晶ディスプレイ28の横方向に
割付けられる。
次に、表示データの縦方向の割付けを第3図および第9
図を参照にして説明する。第9図は、第3図に示したデ
ータ縦方向割付は部の動作波形図を示している。
ディスプレイコントローラ40からの読み取り信号■■
およびチップセレクト信号C8を与えられたアドレス生
成回路52は、ビデオRAM42のアドレスの上位2ビ
ツトA 1 g +  A 1 +を出力する。
このアドレス指定によって、ビデオRAM42のR,G
、Bの各メモリ領域42.〜42.が指定される。一方
、第2図において説明したように、シフトクロック(第
9図(a)参照)を8分周することによって得られたロ
ード信号は、カウントアツプクロックbとしてアドレス
生成カウンタ54にも与えられる。このカウントアンプ
クロックbは、第9図(blに示されている。なお、同
図(b2)は同図(bl)に示したカウントアツプクロ
ックを、その時間軸を縮小して示したものである。
アドレス生成カウンタ54は、このカウントアツプクロ
ックbを係数することによって、ビデオRAM42のア
ドレスの下位lOビットA0〜A9の指定を行う。アド
レス生成カウンタ54が最初のカウントアツプクロック
■を計数することにより、最初にアクセスするアドレス
の下位ビットA0〜A、が指定される。そして、アドレ
ス生成回路52によってRデータ・メモリ領域421が
指定されるとRデータ・メモリ領域42+のアドレス’
0OOHJがアクセスされる。これにより、アドレス’
0OOHJに格納されていた8ビツトのRデータが読み
出されて表示データバスに乗せられる。そして、Rデ1
夕は、第2図において説明したようにラッチ回路44.
にラッチされる。
次に、アドレス生成回路52によってGデータ・メモリ
領域42□が指定されると、前記アドレス生成カウンタ
54の出力に基づきアドレス「400H」がアクセスさ
れる。これにより、アドレス’400HJに格納されて
いた8豆ツトのGデータが読み出されて、第2図に示し
たランチ回路442にラッチされる。同様に、アドレス
生成回路52によってBデータ・メモリ領域42.が指
定されることにより、アドレス’800HJに格納され
ていた8ビツトのBデータが読み出され、第2図に示し
たラッチ回路443にランチされる。
アドレス’0OOHJ、’400HJ、  ’800H
Jの各表示データが読み出された後、アドレス生成カウ
ンタ54は2番目のカウントアツプクロック■を計数し
、表示データを読み出すべき2番目のアドレスの下位ビ
ットを指定する。そして、アドレス生成回路52によっ
てデータ・メモリ領域42+〜42.が順に指定される
ことによって、アドレス’0OIHJ、’401HJ、
’801H」に格納された表示データが順に読み出され
る。
このようにして、アドレス生成カウンタ54が16個の
カウントアツプクロックを順に計数することにより、各
データ・メモリ領域421〜42゜の1行目のアドレス
’0OOHJ〜’0OFHJ。
’ 4 0 0 Hi  〜 ’ 4 0 F HJ 
 、  ’ 8 0 0 HJ  〜’80FHJが順
にアクセスされて、液晶ディスプレイ28の1ライン目
に配列された単位表示ドツトにR,G、Bデータが与え
られることになる。
第8図は、このようにして液晶ディスプレイ28上に割
付けられる表示データを、そのアドレスによって示して
いる。なお、同図は、Rデータについてのアドレスだけ
を示しているが、GデータおよびBデータについても同
様であることは勿論である。また、同図において、L、
〜L、・・・は単位表示ドツトのライン数を示している
ところで、上述したように本実施例では、文字表示ドツ
トを3組の単位表示ドツトで構成したから、第8図に示
したように、単位表示ドツトの2ライン目Lxおよび3
ライン目L3についても、1ライン目り、と同じ表示デ
ータを割り付ける必要がある。
以下、第3図および第9図に戻って、2ライン目以降の
データの割付けを説明する。
第3図に示したアドレス生成カウンタ54は、プリセッ
ト可能なカウンタであって、プリセット信号Cを与えら
れることより、その計数値がアドレスランチ回路56の
出力値にプリセットされる。
このブリセント信号Cは、第9図(C1に示すように、
16個のカウントアツプクロックがアドレス生成カウン
タ54によって計数されるごとに出力される。このよう
なプリセント信号Cを発生させる回路は、図示していな
いが、アドレス生成カウンタ54の計数値を監視するこ
とにより、あるいは、カウントアツプクロツタを別に計
数することにより、容易に作成することができる。なお
、第9図(C2)は、同図(cl)に示したプリセット
信号Cの時間軸を縮小して示したものである。
また、アドレスラッチ回路56は、ラッチクロックdに
よって、アドレス生成カウンタ54の出力をラッチする
。このラフチクロックdは、第9図(diに示すように
、3個のプリセット信号Cがアドレス生成カウンタ54
に入力されるごとに出力されるものである。このような
ラッチクロックdを発生させる回路は、図示していない
が、プリセット信号Cを計数することによって容易に作
成することができる。
いま、最初のカウントアンプクロック■がアドレス生成
カウンタ54に入力されたときに戻って説明すると、こ
れに同期してラッチクロックdがアドレスラッチ回路5
6に与えられるから、アドレスランチ回路56はアドレ
ス生成カウンタ54から出力された第1アドレス(計数
値’OJに対応する)をランチする。そして、アドレス
生成カウンタ54が16個のカウントアツプクロックを
計数することにより、ビデオRAM42の各データ・メ
モリ領域42.〜42.の1行目の表示データが読み出
されると、次のプリセット信号C■がアドレス生成カウ
ンタ54に入力される。これにより、アドレスラッチ回
路56から出力されている第1アドレスが、アドレス生
成カウンタ54にセントされる。その結果、アドレス生
成カウンタ54は、再び「0」から計数を開始する。し
たがって、ビデオRAM42の各データ・メモリ領域4
2+ 〜42.の1行目の表示データの読み出しが終了
すると、再び、同じ1行目の表示データが読み出される
ことになる。このようにして再び読み出された1行目の
表示データは、第2図に示したデータ横方向割付は部を
介して液晶ディスプレイ28に与えられ、第8図に示し
た2ライン目L2の単位表示ドツトに割付けられる。
1行目表示データの2回目の読み出しが終了すると、次
のプリセント信号C■が与えられて、再び、アドレス生
成カウンタ54が第1アドレス(計数値「Oj)にセッ
トされる。そうして、同様にビデオRAM42の各デー
タ・メモリ領域421〜423の1行目の表示データが
読み出される。
この表示データは、第8図に示した3ライン目り。
の単位表示ドツトに割付けられる。このように、ビデオ
RAM42の各データ・メモリ領域42゜〜42.の1
行目の表示データが、3回繰り返して読み出されること
により、液晶ディスプレイ28の第1行目の文字表示が
終了する。
第1行目の文字表示が終了した後に、アドレス生成カウ
ンタ54に入力されるカウントアツプクロックbに同期
して、2番目のランチクロックd■がアドレスラッチ回
路56に与えられるとともに、プリセット信号C■′が
アドレス生成カウンタ54に与えられる。このとき、ア
ドレス生成カウンタ54は計数値「16」に対応した第
2アドレスになっている。この第2アドレスがアドレス
ラッチ回路56にラッチされ、前記ブリセント信号C■
′によって、アドレス生成カウンタ54は計数値’l 
6Jに対応した第2アドレスにセットされる。したがっ
て、アドレス生成カウンタ54は計数値「16」から引
き続いてカウントアツプクロックbを計数する。これに
より、ビデオRAM42の各データ・メモリ領域421
〜423の2行目の表示データが読み出される。この表
示データは、第8図に示すように、液晶ディスプレイ2
8の4ライン目L4の単位表示ドツトに割付けられる。
そして、4ライン目L4へのデータの割付けが終わると
、アドレス生成カウンタ54は次のプリセント信号C■
′によって、計数値「16jに対応した第2アドレスに
ブリセントされる。その結果、アドレス生成カウンタ5
4は、計数値「16jから再びカウントアツプクロ・7
りbを計数することにより、前記ビデオRAM42の2
行目の表示データが再び読み出されて、第8図に示す5
ライン目り、に割付けられる。以下、前述したと同様に
、ビデオRAM42の2行目の表示データがもう一度読
み出されて、液晶ディスプレイ28の6ライン目L6に
割付けられることにより、第2行目の文字表示が終了す
る。
以下、同様にして、ビデオRAM42の同じ行の表示デ
ータが3回繰り返して読み出されることにより、1行の
文字表示が行われる。第9図telは、このようにして
繰り返して読み出された表示データを示している。なお
、同図において、「Oj。
r ×J 、  rΔJは、同し表示データを示してい
る。
なお、上述の実施例では、3組の単位表示ドツトによっ
て1文字表示ドツトを構成したから、これに対応してビ
デオRAM42の同じ行の表示データを3回繰り返して
読み出している。したがって、例えば、文字表示ドツト
を4組の単位表示ドツトによって構成した場合、ビデオ
RAM42の同じ“行の表示データは4回繰り返して読
み出されることになる。
また、ビデオRAM42から読み出された表示データを
液晶ディスプレイ28に割付けるための構成は、第2図
および第3図に示したも゛のに限定されず、種々変形実
施可能である。このような変形例も、文字表示ドツトを
構成している単位表示ドツトの組数に応じて、ビデオR
AM42から同じ表示データを複数回読み出すことに基
づいて、表示データの割付けを行うものである限り、本
発明に含まれる。
(発明の効果) 以上の説明から明らかなように、本発明に係る計算機シ
ステムの表示制御装置は、液晶テレビジョン受像機の液
晶ディスプレイにおけるR、G。
Bの3個のドツトからなる単位表示ドツトを複数組だけ
集合させて形成される略四角形の表示エリアで文字表示
ドツトを構成し、 前記文字表示ドツトに与える表示データを記憶したメモ
リを、前記文字表示ドツトを構成している単位表示ドツ
トの組数と同じ回数だけアクセスすることによって、前
記メモリから同じ表示データを複数回だけ読み出し、こ
れらの表示データを前記文字表示ドツトを構成している
単位表示ドツトに順に与えることによって文字表示を行
っている。
したがって、本発明によれば、計算機本体に接続された
液晶テレビジョン受像機の液晶ディスプレイに、読みや
すい大きさの文字表示を行うことができる。
また、文字表示ドツトは、それぞれ同数のRlG、Bド
ツトから構成されているから、色ズレのない文字表示を
行うこともできる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る計算機システムのブロ
ック図、第2図は前記実施例のディスプレイコントロー
ラ40におけるデータ横方向割付は部のブロック図、第
3図は前記実施例のディスプレイコントローラ40にお
けるデータ縦方向割付は部のブロック図、第4図および
第5図は文字表示゛ドツトを構成する単位表示ドツトの
割付は例の説明図、第6図は実施例における液晶ディス
プレイ28への文字表示ドツトの割付は例の説明図、第
7図は第6図に対応したビデオI?AM42のアドレス
配置説明図、第8図は実施例にお1する液晶ディスプレ
イ28への表示データの割付は説明図、第9図は第3回
に示したディスプレイコントローラ40におけるデータ
縦方向割付は部の動作波形図、第10図〜第12図は従
来例の文字表示ドツトの構成例である。 10・・・液晶テレビジョン受像機、12・・・計算機
本体、14・・・コネクタ、28・・・液晶ディスプレ
イ、32・・・CPU、40・・・ディスプレイコント
ローラ、42・・・ビデオRAM、44.〜443・・
・ランチ回路、46.〜46.・・・シフトレジスタ、
48・・・3分周回路、50・・・8分周回路、52・
・・アドレス生成回路、54・・・アドレス生成カウン
タ、56・・・アドレスラッチ回路。 第4図 (文字表示ドツトの構成例) (a)        (b) 第5図 (文字表示ドツトの構成例)

Claims (1)

  1. 【特許請求の範囲】 液晶テレビジョン受像機を計算機本体に結合して、前記
    液晶テレビジョン受像機を表示用モニタとして用いて文
    字表示を行う計算機システムの表示制御装置であって、 前記液晶テレビジョン受像機の液晶ディスプレイにおけ
    るR(赤)、G(緑)、B(青)の3個のドットからな
    る単位表示ドットを複数組だけ集合させて形成される略
    四角形の表示エリアによって文字表示ドットを構成し、 前記文字表示ドットに与える表示データを記憶したメモ
    リを、前記文字表示ドットを構成している単位表示ドッ
    トの組数と同じ回数だけアクセスすることによって、前
    記メモリから同じ表示データを複数回だけ読み出し、こ
    れらの表示データを前記文字表示ドットを構成している
    単位表示ドットに順に割付けることによって文字表示を
    行うことを特徴とする計算機システムの表示制御装置。
JP27212186A 1986-11-14 1986-11-14 計算機システムの表示制御装置 Expired - Fee Related JPH06100892B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27212186A JPH06100892B2 (ja) 1986-11-14 1986-11-14 計算機システムの表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27212186A JPH06100892B2 (ja) 1986-11-14 1986-11-14 計算機システムの表示制御装置

Publications (2)

Publication Number Publication Date
JPS63125985A true JPS63125985A (ja) 1988-05-30
JPH06100892B2 JPH06100892B2 (ja) 1994-12-12

Family

ID=17509381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27212186A Expired - Fee Related JPH06100892B2 (ja) 1986-11-14 1986-11-14 計算機システムの表示制御装置

Country Status (1)

Country Link
JP (1) JPH06100892B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828964A (ja) * 1994-07-19 1996-02-02 Tokyo Denki Kogyo Kk 給湯装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828964A (ja) * 1994-07-19 1996-02-02 Tokyo Denki Kogyo Kk 給湯装置

Also Published As

Publication number Publication date
JPH06100892B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
CN100362562C (zh) 基于fpga的数字osd控制器
EP0201210B1 (en) Video display system
US4620186A (en) Multi-bit write feature for video RAM
JPS5836089A (ja) 画像表示装置
JPS592905B2 (ja) デイスプレイ装置
JP4006482B2 (ja) モニタ装置のマルチシンク回路
JPS63125985A (ja) 計算機システムの表示制御装置
JPH11282437A (ja) 液晶表示パネルのインタフェース装置
JPH0120430B2 (ja)
JPH08202310A (ja) 画面駆動回路
JP3505502B2 (ja) オンスクリーン表示形成装置と方法
JPH0720833A (ja) グラフィックスコンピュータ
KR100380574B1 (ko) 화면상 표시 형성 장치 및 방법
JPS607478A (ja) 画像表示装置
JPH0213317B2 (ja)
JPH0469908B2 (ja)
JPS62254185A (ja) 図形表示装置
JPH0418048Y2 (ja)
JPS63141462A (ja) スキヤンコンバ−タ
JPS6362750B2 (ja)
JPH0683294A (ja) 表示制御装置
JPH0571098B2 (ja)
JPH09179534A (ja) 液晶表示装置
JPS60164796A (ja) 画像表示装置
JPS5855984A (ja) 表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees