JPH09179534A

JPH09179534A - 液晶表示装置

Info

Publication number: JPH09179534A
Application number: JP35144495A
Authority: JP
Inventors: Yoshiharu Hirakata; 吉晴平形; Shunpei Yamazaki; 舜平山崎; Kenji Fukunaga; 健司福永
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-12-25
Filing date: 1995-12-25
Publication date: 1997-07-11
Anticipated expiration: 2015-12-25
Also published as: JP3573859B2

Abstract

(57)【要約】【目的】アクティブマトリクス型液晶表示装置におい
て、欠陥による映像画質の悪化を改善し、製品価格を引
き下げる。【構成】欠陥記憶素子１０２において赤と緑に対応し
た液晶パネル１０８、１０９の少なくとも一方の表示領
域に欠陥箇所が認識されると、赤緑青に対応したマルチ
プレクサ１０３、１０４、１０５によって映像信号と映
像補正信号との切り換えが行われる。映像補正信号は赤
と緑の表示を行わずに青のみを表示するもので、欠陥を
視覚的に目立たない青で補正する構成となっている。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
アクティブマトリクス型液晶表示装置の回路構成に関す
る。特に、液晶表示装置においてカラー表示を行う場合
の回路構成に関する。

【０００２】

【従来の技術】現在、数十万〜数百万画素の液晶パネル
を組み合わせることで、様々なカラープロジェクター表
示装置が制作されている。これらの表示装置は携帯機器
やデスクトップパソコンのディスプレイとして用いられ
てきたが、最近ではより高画質なものが求められてい
る。

【０００３】従って、ここで使用される液晶パネルは、
その制作にあたって表示画素に欠陥のないものが望まれ
る。しかし、数十万〜数百万もの画素を作製する以上、
画素の動作不良による欠陥は不可避であるのが現状であ
る。

【０００４】そこで、実際には数十個程度の欠陥であれ
ば良品として使用する場合が多い。これらの製品をすべ
て不良品としてしまうと、歩留りが極端に悪くなるため
制作される液晶パネルは非常に高価な代物となってしま
う。

【０００５】これでは、需要に対して供給が間に合わな
いばかりか、消費者にとっては高級品としか映らず普及
は望めないであろう。そのため、各製造メーカーとも多
少の欠陥は許容して歩留りを上げ、液晶パネルの価格を
下げている。

【０００６】通常このような欠陥は程度の差こそあれ、
意識して確認しないと気がつかないものであるが、一度
意識してしまうとかなり気になるのも事実である。なぜ
なら、欠陥となった表示画素からの映像光はたとえ一つ
の画素であっても、その時発する色調により目立つこと
が多いからである。

【０００７】従って、個人的にモニタやＴＶ画面として
の使用で購入する場合、価格の面から考えてもかなり気
を使うところである。このことが、液晶表示装置を広く
一般に普及させるための大きな障害となっている。

【０００８】

【発明が解決しようとする課題】以上の問題点を解決す
べく、本発明は欠陥が存在する液晶パネルを用いた場合
においても、極力その欠陥を目立たないものとして映像
画質を向上させる技術を提供することを課題とする。

【０００９】

【課題を解決するための手段】本明細書で開示する発明
の構成は、液晶パネルの欠陥座標を示す欠陥記憶素子
と、前記欠陥記憶素子に対してアドレスを発生するアド
レスポインター回路と、通常の映像信号と補正用の映像
信号を切り換える手段と、液晶パネルへのクロックや水
平・垂直走査制御信号、およびこれらに同期した前記欠
陥記憶素子のアドレスを発生するクロックやアドレスポ
インター制御信号を発生する液晶パネル制御回路と、前
記液晶パネル制御回路から送られた映像信号を取り込
み、前記液晶パネルの走査を制御するドライバー回路
と、マトリクス状に配置された薄膜トランジスタでもっ
て構成される液晶表示素子を有することを特徴とする。

【００１０】また、他の発明の構成は、液晶パネルの欠
陥座標を示す欠陥記憶素子と、前記欠陥記憶素子に対し
てアドレスを発生するアドレスポインター回路と、液晶
パネルの物理座標を発生する物理アドレスポインター回
路と、前記欠陥記憶素子から読み出される前記欠陥座標
と前記物理アドレスポインター回路から発生する前記物
理座標とを比較して一致の有無を調べる一致検出回路
と、前記一致検出回路が一致すると認識した際の信号に
より通常の映像信号と補正用の映像信号を切り換える手
段と、液晶パネルへのクロックや水平・垂直走査制御信
号、およびこれらに同期した前記欠陥記憶素子のアドレ
スを発生するクロックやアドレスポインター制御信号を
発生する液晶パネル制御回路と、前記液晶パネル制御回
路から送られた映像信号を取り込み、前記液晶パネルの
走査を制御するドライバー回路と、マトリクス状に配置
された薄膜トランジスタでもって構成される液晶表示素
子を有することを特徴とする。

【００１１】通常の映像信号に対して、補正用の映像信
号（以下、映像補正信号とよぶ）とは、液晶パネル上に
欠陥箇所が認識された時にその欠陥座標に位置する映像
を補正するための映像信号を指す。なお、欠陥座標（液
晶パネル上において欠陥箇所を示す座標）は液晶を表示
する際に走査される順番に従って座標決めが行なわれる
こととする。

【００１２】欠陥の補正方法としては、カラー表示にお
いて、赤もしくは緑の液晶パネルに欠陥箇所があれば、
その欠陥箇所には映像信号を与えず、代わりに青の液晶
パネルの映像信号でもって補正する方法を用いる。従っ
て、青の液晶パネルに使用掏る液晶パネルは極力欠陥の
少ないものでなくてはならない。

【００１３】また、映像補正信号は長時間の電圧印加に
より生じる液晶の劣化や、電気光学特性のヒステリシス
の発生を防ぐため、電圧極性を反転させながら発生させ
る。

【００１４】また、液晶パネルと補正映像信号供給回路
とを同一ガラス基板上に形成することも可能である。さ
らに液晶パネル制御回路を同一ガラス基板上に組み込ん
でしまえば、外部入力として映像信号のみを必要とする
集積化回路が実現できる。

【００１５】上記構成を有する液晶表示装置について、
より詳細な説明を実施例において説明する。

【００１６】

【実施例】

〔実施例１〕本実施例では、欠陥記憶素子（メモリ）の
欠陥アドレスに欠陥箇所の有無を示す信号（ここでは欠
陥フラグとよぶ）を格納しておく例を示す。この回路は
図１で示される構成となっている。なお、ここでいう欠
陥記憶素子とは、欠陥箇所の有無を示すものであり欠陥
フラグ記憶素子といったニュアンスを持つ。

【００１７】まず構成の概略を説明する。補正映像信号
供給回路は、アドレスポインター回路１０１、欠陥記憶
素子１０２と、欠陥記憶素子１０２からの信号を受けて
映像信号と映像補正信号とを切り換える３つのマルチプ
レクサ１０３、１０４、１０５で構成される。

【００１８】また、液晶パネル（本実施例ではシフトレ
ジスタ方式とする）の表示制御は液晶パネル制御回路１
０６からのHSYNC やVSYNC （水平・垂直走査制御信号）
およびHCLKやVCLK（水平・垂直走査制御クロック）にて
行われる。これらの信号は液晶パネルだけでなく反転タ
イミング発生回路１０７へも入力される。

【００１９】以上の補正映像信号供給回路および液晶パ
ネル制御回路１０６は、それぞれパネル外部にあって、
Ｒ（赤）、Ｇ（緑）、Ｂ（青）それぞれに対応する液晶
パネル１０８、１０９、１１０へと接続されている。こ
の際、Ｂに対応する液晶パネル１１０は欠陥映像補正用
であるので、極力欠陥の少ないものでなくてはならな
い。

【００２０】また、本実施例では動作原理を説明するた
め、パイプライン構造や信号の受渡しに用いるフリップ
フロップ回路等を省略してある。また、クロックのタイ
ミング等の詳細な説明も省略する。

【００２１】ここで、上記欠陥記憶素子１０２について
詳細な説明を行う。欠陥記憶素子１０２には液晶パネル
の構成画素に１対１で対応したアドレス（以下、欠陥箇
所を示すという意味で欠陥アドレスとよぶ）が確保さ
れ、各欠陥アドレスには欠陥箇所の有無を示す信号が格
納される。そのため、この欠陥記憶素子１０２は液晶パ
ネル１枚分の構成画素数に等しいまたはそれ以上に相当
するデータ深さのビット数を必要とする。

【００２２】上記の欠陥箇所の有無を示す信号は、２進
法を用いて１もしくは０のいずれかの信号で表すことと
する。本実施例では、欠陥有りは１の信号、欠陥無しは
０の信号とする。

【００２３】また、本実施例ではＲとＧに対応した液晶
パネル１０８、１０９のそれぞれの欠陥箇所の論理和を
とって、欠陥アドレスに格納しておく方式とする。即
ち、ＲとＧいずれかの液晶パネルに欠陥があれば、欠陥
アドレスには１の信号が格納され、どちらのパネルにも
欠陥がなければ０の信号が格納される。従って、欠陥記
憶素子１０２は０もしくは１の信号を格納する分として
１ビットのデータ幅が確保されていれば良い。

【００２４】また、上記方法以外にＲとＧに対応した液
晶パネル１０８、１０９ごとにアドレスポインター回路
と欠陥記憶素子とを用意し、個別に欠陥箇所の管理を行
っても良い。この場合、アドレスポインター回路と欠陥
記憶素子が２組分必要となるが、個別に欠陥箇所を管理
できるため有効である。また、この場合、ＲとＧに対応
したそれぞれの欠陥記憶素子から出力された結果（欠陥
が有るか無いか）の論理和をとって映像信号と映像補正
信号の切り換えに使用すれば良い。

【００２５】上記の欠陥記憶素子１０２は不揮発性のRO
M を使用しても良いし、外部から書込み可能な構成と
し、RAM で構成してハードディスク等からその都度設定
しても構わない。ROM を使用すると、データ管理が容易
であるという利点がある。

【００２６】例えば、ＥＷＳ仕様（1280×1024画素）の
液晶パネルを使用する場合には、約130 万個の画素が存
在する。従って、データ深さが約1.3 Ｍビット、データ
幅が1ヒ゛ットの容量を持つ欠陥記憶素子が必要となる。

【００２７】次にアドレスポインター回路１０１につい
て詳細な説明を行う。アドレスポインター回路１０１
は、現在液晶パネルで表示している座標（以下、物理座
標とよぶ）に対応した物理アドレスを発生する回路であ
る。

【００２８】ここで、図１においてアドレスポインター
回路１０１に入力されるINCENAはＨドライバー回路（水
平走査制御用回路）１１１の走査期間を基準に発生され
るインクリメントイネーブル信号（以下、INCENAと略記
する）である。液晶パネルでは表示の前後にダミーサイ
クルが存在するが、この信号はダミーサイクルを無視し
て有効表示区間を利用するための信号である。

【００２９】この信号が入力されている時にクロック
（CLK ）が入ると、アドレスポインター回路１０１にお
いて物理座標の変化に対応した物理アドレスがカウント
アップされる。

【００３０】この物理アドレスはカウントアップを繰り
返しながら、順次欠陥記憶素子１０２の欠陥アドレスを
カウントアップさせていく。即ち、液晶パネルにおいて
座標が次の座標に移る（物理アドレスが一つカウントア
ップされることに対応する）と、次の欠陥アドレスが発
生する。

【００３１】その都度、欠陥記憶素子１０２に格納され
ている１または０（欠陥有りまたは無し）の信号が出力
されていく。この動作をＥＷＳ仕様ならば約130 万画素
分繰り返すことになる。

【００３２】従って、データ深さが約1.3 Ｍビットであ
る欠陥記憶素子１０２の全アドレスを指示するために
は、アドレスポインター回路１０１にはデータ幅として
21ビットを確保しなければならない。

【００３３】また、図１においてアドレスポインター回
路１０１に入力されるLDENA は物理アドレスが最大アド
レスとなった時に、すべてのポインターに初期アドレス
を設定するための制御信号である。CLEAR は電源投入時
もしくはコントローラからのリセット時にシステムの初
期化を行うために使用される。

【００３４】これら液晶パネル制御回路１０６から発生
するアドレスポインター制御信号は、同じく液晶パネル
制御回路１０６から発生するVSYNC やHSYNC 等の液晶パ
ネル制御信号と同期している。

【００３５】次に、図１を用いて上記構成でなる液晶表
示装置において、液晶パネルに欠陥を認識した場合の補
正方法について動作原理を説明する。

【００３６】まず、外部から取り込まれたＲＧＢの映像
信号は、液晶パネル制御回路１０６によってＲＧＢそれ
ぞれに対応した３枚の液晶パネル１０８、１０９、１１
０に映像表示される。また、その際に液晶パネルへ印加
されるHCLKやVCLKは、タイミング発生器から発振器等に
より発生した基準クロックを液晶パネル制御回路１０６
で制御して出力される。

【００３７】その際、液晶パネルのＨドライバー回路１
１１およびＶドライバー回路１１２は、それぞれHSYNC
、HCLKおよびVSYNC 、VCLKによって制御される。ま
た、ＳＨ回路１１３は、取り込まれた映像信号のサンプ
リングとホールドを行う。

【００３８】液晶パネルを走査する水平走査制御信号が
前述の有効表示区間にある時、液晶パネル制御回路１０
６からはINCENAで示される信号がアドレスポインター回
路１０１に発せられる。そのため、クロックが入るたび
にアドレスポインター回路１０１において物理アドレス
がカウントアップされ、順次欠陥記憶素子１０２へと印
加される。

【００３９】前述のように欠陥記憶素子１０２内では、
液晶パネルの欠陥箇所（正確にはＲとＧ２枚の液晶パネ
ルの欠陥箇所の論理和）に対応した欠陥フラグが格納さ
れている。この時、この欠陥フラグが１の信号であれば
欠陥有り、０の信号であれば欠陥無しである。

【００４０】アドレスポインター回路１０１において物
理アドレスがカウントアップすると、次の物理アドレス
が発生する。この時、物理アドレスと対応した物理座標
が欠陥箇所でなければ、欠陥記憶素子には０を示す信号
が格納されており、出力結果として０の信号が発生す
る。また、物理アドレスに対応した物理座標が欠陥箇所
であれば、欠陥記憶素子には１の信号が格納さており、
出力結果として１の信号が発生する。

【００４１】次に、欠陥記憶素子１０２からの出力結果
はＲＧＢそれぞれに対応した３つのマルチプレクサ１０
３、１０４、１０５に印加される。このマルチプレクサ
１０３、１０４、１０５は、欠陥記憶素子１０２からの
出力結果が０の信号なら映像信号を出力し、１の信号な
らＲＧＢに対応した映像補正信号を出力する役割を果た
すいわゆる選択装置である。

【００４２】このＲＧＢに対応した３つの映像補正信号
の補正レベルは、補正レベル切り換え用の３つのマルチ
プレクサ１１４、１１５、１１６によって選択される。
この選択は、反転タイミング発生回路１０７とフリップ
フロップ回路１１７で発生したタイミング信号を用いて
行われる。

【００４３】補正レベルを変えるとはいってもプラスと
マイナスが反転するだけであって、液晶の劣化や焼付け
を防ぐための対策である。基本的には、ＲとＧに対応し
た映像補正信号は液晶に透光性を与えないレベルとす
る。逆に、Ｂに対応した映像補正信号は液晶に透光性を
与えるレベルとする。

【００４４】即ち、ＲとＧに対応した液晶パネル１０
８、１０９に関しては欠陥箇所に表示は行われず、Ｂに
対応した液晶パネル１１０のみが表示される。これによ
って、ＲＧＢを合成した映像を視覚的に見た際に、欠陥
箇所は青色のみで表示されることになる。

【００４５】上記のように、アドレスポインター回路１
０１において物理アドレスがカウントアップされるに従
い、１対１で対応して欠陥アドレスもカウントアップさ
れ、欠陥有りと認識された場合に限り青色で補正され
る。この繰り返しによって、映像画面の欠陥箇所を、青
色補正された視覚的に目立たないものとすることが可能
となる。

【００４６】〔実施例２〕本実施例では、実施例１に示
した映像補正信号供給回路回路と液晶パネルとを同一ガ
ラス基板上に一体化した場合の回路構成の例を示す。こ
の回路は図２で示される構成となっている。

【００４７】映像補正信号供給回路の基本的な動作原理
については、実施例１で既に詳細な説明を行ったので本
実施例での説明は省略する。また、パイプライン構造や
信号の受渡しに用いるフリップフロップ回路、クロック
のタイミング等の詳細な説明も省略する。

【００４８】図２において、２０１はアドレスポインタ
ー回路、２０２は欠陥記憶素子、２０３は映像信号と映
像補正信号とを切り換えるマルチプレクサである。ま
た、点線で囲んだ領域に設けられているのは、反転タイ
ミング発生回路２０４、フリップフロップ回路２０５、
補正レベル切り換え用マルチプレクサ２０６である。ま
た、２０７は液晶パネルである。

【００４９】本実施例においては映像補正信号供給回路
と液晶パネルを一体化するため、ＲＧＢに対応した３枚
の液晶パネルのそれぞれを図２に示すような構成とす
る。また、欠陥記憶素子２０２の欠陥アドレスには、Ｒ
とＧに対応した液晶パネルの欠陥箇所の論理和をとった
結果を格納してある。従って、各液晶パネルごとに映像
補正を行なうことができる。

【００５０】また、ＲとＧに対応した液晶パネルごとに
個別に欠陥箇所を格納しておく方式もある。この場合、
ＲとＧに対応した液晶パネルごとに欠陥箇所の管理を行
えるが、映像補正信号の切り換えは外部から入力した他
のパネルの出力結果との論理和でもって行う必要があ
る。

【００５１】なお、上記の方式による場合に限り、図２
の破線で示されるライン２０８を基板上に設け、このラ
インでもって他の液晶パネルの欠陥アドレスとの論理和
をとる。この時、図２においてINRSLTで示される信号が
他の液晶パネルの出力結果であり、OUTRSLT で示される
信号が他の液晶パネルへ送られる出力結果である。

【００５２】また、本実施例では実施例１で説明したよ
うな液晶パネル制御回路はパネル外部に外付けされる。
従って、液晶パネル制御回路から発生するHSYNC やVSYN
C 、INCENA、映像信号などは、端子でもって外部から入
力される。勿論、この液晶パネル制御回路を同一基板上
に組み込んで、より集積化を実現することも可能であ
る。

【００５３】〔実施例３〕本実施例では、０または１の
２進法で表される欠陥座標を欠陥記憶素子に記憶するこ
とで、欠陥記憶素子の容量を必要最低限に抑えて構成し
た映像補正信号供給回路を用いた場合の例を示す。この
回路は図３で示される構成となっている。なお、ここで
いう欠陥記憶素子とは欠陥アドレスに０または１の信号
を格納して欠陥座標（欠陥アドレスデータ）を記憶して
おくものであり欠陥座標記憶素子と考えれば良い点で実
施例１とは異なる。

【００５４】図３において、３０１、３０２はそれぞれ
ＲとＧに対応したアドレスポインター回路、３０３、３
０４はそれぞれＲとＧに対応した欠陥記憶素子、３０
５、３０６、３０７はそれぞれＲＧＢに対応した映像信
号と映像補正信号とを切り換えるマルチプレクサであ
る。

【００５５】また、反転タイミング発生回路３０８、フ
リップフロップ回路３０９、補正レベル切り換え用マル
チプレクサ３１０、３１１、３１２等で構成される補正
信号発生回路は既に実施例１で詳細な説明を行ったので
ここでは説明を省略する。

【００５６】実施例１または実施例２で示したように、
液晶パネル１枚分の構成画素に相当する欠陥アドレスを
確保すると欠陥記憶素子の容量は非常に大きなものとな
る。これは、液晶パネルの構成画素数が百数十万以上で
あることによる。

【００５７】しかし、良品パネルとしての選別欠陥数
（許容される欠陥の数）は数十個以下である。即ち、ど
こに欠陥箇所があるかを記憶しておくだけならば、百数
十万桁の欠陥アドレスを格納できる二十数ビット程度の
データ幅を備えた欠陥記憶素子で十分である。また、深
さ方向には、欠陥箇所の数、即ち、数十個分のデータ深
さを備えていれば足りる。

【００５８】本実施例の大きな特徴は、この点を考慮し
て欠陥記憶素子３０３、３０４記憶容量を数百〜１K ビ
ット程度に抑えている点である。例えば、ＥＷＳ仕様の
液晶パネルを使用する場合においては、約130 万画素分
の欠陥座標を21ビット程度のデータ幅で示すことにな
る。

【００５９】ここで一つの問題がある。欠陥記憶素子３
０３、３０４には、それぞれＲとＧに対応した欠陥アド
レスが複数個分確保されている。しかし、各液晶パネル
３１９、３２０の欠陥箇所が、確保された欠陥アドレス
に満たない場合、残りの欠陥アドレスは必要が無くなっ
てしまう。

【００６０】しかし、必要が無くなった欠陥アドレスに
もランダムに０または１の信号が格納されてしまう。す
ると、その部分に格納された信号が欠陥箇所を示すもの
でなくても、欠陥箇所を示すと見なされて出力されてし
まう。

【００６１】そのため、欠陥アドレスのどこまでが有効
であるかを認識する手段が必要となる。本実施例では、
欠陥記憶素子３０３、３０４の各欠陥アドレスに対して
有効ビットと名付ける１ビット分のデータ幅を追加し
て、その欠陥アドレスが有効であるかどうかを確認す
る。

【００６２】本実施例では、その欠陥アドレスが有効で
ある場合、有効ビットには１の信号を格納しておく。ま
た、その欠陥アドレスが無効である場合、有効ビットに
は０の信号を格納しておく。勿論、この定義は回路構成
の都合により任意である。

【００６３】従って、欠陥記憶素子のデータ幅は、欠陥
箇所を示す信号を格納する欠陥アドレス（複数ビット）
とその欠陥アドレスが有効であることを示す有効ビット
（１ビット）とを合わせ持たなければならない。これは
本発明の特徴の一つである。

【００６４】次に、映像補正信号供給回路の動作原理を
図３を用いて説明する。ただし、各回路の詳細な説明は
実施例１で既に行なったのでここでは省略する。

【００６５】まず、液晶パネル制御回路３１３から発生
したINCENAは、それぞれＲとＧに対応したアドレスポイ
ンター回路３０１、３０２へと印加される。なお、欠陥
記憶素子３０３、３０４が複数個重ね合わせて図示され
ているのは、データ幅が多ビットであることを意味す
る。

【００６６】次に、欠陥記憶素子３０３、３０４に読み
出されたＲとＧに対応した欠陥アドレスデータは、物理
アドレスポインター回路３１４から発生した物理アドレ
スと照らし合わされる。この一致検出動作はＲとＧに対
応した一致検出回路３１５、３１６で行われる。

【００６７】この欠陥アドレスデータと物理アドレスと
が一致すると、一致検出回路３１５、３１６から一致検
出信号が発生する。本実施例では、この一致検出信号を
１の信号で表す。この一致検出信号が発生した場合、液
晶パネルにおいて欠陥箇所が認識されたことを意味す
る。

【００６８】また、欠陥アドレスデータと物理アドレス
とが一致しない場合は、欠陥箇所は認識されないという
ことで０の信号が発生する。

【００６９】次に、この一致検出信号と有効ビットに格
納された信号との論理積をとり、一致検出信号が有効で
あることを確認する。もし、有効ビットに０の信号（無
効の信号）が格納されていれば、論理積は必ず０となり
一致検出信号は無効となって０の信号が出力される。

【００７０】この信号は、マルチプレクサ３０５、３０
６、３０７へ向かうものとアドレスポインター回路３０
１、３０２へ向かうものと二つに分岐する。そのため、
まずマルチプレクサへ向かうものについて説明し、その
後でアドレスポインター回路へ向かうものについて説明
することにする。

【００７１】上記信号のうちマルチプレクサへ向かうも
のは、ＲとＧに対応するそれぞれの論理和をとってから
マルチプレクサ３０５、３０６、３０７へ送られる。こ
の場合、ＲとＧどちらか一方の液晶パネルに欠陥箇所が
あれば１の信号が、ＲとＧ両方の液晶パネルに欠陥箇所
がなければ０の信号が送られることになる。

【００７２】その結果、マルチプレクサ３０５、３０
６、３０７では、入力信号が１であれば映像補正信号
が、０であれば映像信号が選択されて液晶パネルへと送
られる。詳細は実施例１に述べたので省略する。

【００７３】また、上記信号のうちアドレスポインター
回路へ向かうものは、INCENAとの論理積をとった後にＲ
とＧに対応したアドレスポインター回路３０１、３０２
へフィードバックされる。ここで、INCENAとの論理積を
とる理由は、液晶表示が有効表示区間（この時、INCENA
は１の信号で印加される）にある時のみ、アドレスポイ
ンター回路３０１、３０２のカウントアップを行なうた
めである。

【００７４】即ち、液晶パネルの水平走査が有効表示区
間外のダミーサイクルであれば、INCENAが０の信号であ
るのでフィードバックしてきた信号との論理積は０とな
り、アドレスポインター回路３０１、３０２は０の信号
が印加されカウントアップされない。

【００７５】逆に、有効表示区間であれば、INCENAが１
の信号であるのでフィードバックしてきた信号との論理
積は１となり、アドレスポインター回路３０１、３０２
のINC で示される入力端子に１の信号が印加され、クロ
ックに同期してカウントアップされる

【００７６】カウントアップされたアドレスポインター
回路３０１、３０２は欠陥記憶素子に格納された次の欠
陥アドレスデータを読出し、物理アドレスポインター３
１４から発生する物理アドレスとの照合が繰り返され
る。

【００７７】次に３１７で示される一致検出回路におい
て物理アドレスと最大アドレスが一致すると、一致検出
回路からLOD （ロード信号）が発生される。ここでLOD
とは、物理アドレスポインターが最大アドレスとなった
時に初期アドレスを設定するための制御信号である。こ
の最大アドレスは３１８で示される記憶素子から発生す
る。

【００７８】以上の作業を繰り返して、ＲとＧに対応し
た液晶パネル３１９、３２０において欠陥が認識された
時、Ｂに対応した液晶パネル３２１のみが表示される。
これによって、ＲＧＢを合成した映像を視覚的に見た際
に、欠陥箇所は青色で表示されることになる。即ち、映
像画面の点欠陥を、青色補正された視覚的に目立たない
ものとすることが可能となる。

【００７９】なお、本実施例ではＲとＧに対応した液晶
パネル３１９、３２０の欠陥箇所を個別の欠陥記憶素子
３０３、３０４に格納しておく方式をとった。この場
合、液晶パネルごと個別に欠陥箇所を管理することがで
きる。また、欠陥記憶素子３０３、３０４はそれぞれＲ
とＧに対応した液晶パネル３１９、３２０の欠陥箇所の
みを記憶しておけば良いので比較的小さい容量で済む。

【００８０】勿論、上記方式以外にもＲとＧに対応した
欠陥箇所の論理和を予めとり、それを一つの欠陥記憶素
子に格納することも可能である。この場合、色ごとにア
ドレスポインター回路や欠陥記憶素子を必要としない構
成となる。ただし、１組の回路で構成した場合、欠陥記
憶素子容量およびアドレスポインター回路のビット数は
増加する。

【００８１】また、本実施例で用いた物理アドレスポイ
ンター回路３１４は、液晶パネルのＸ、Ｙ座標に対応し
て２組のポインターを用意し、これらを組み合わせて用
いて良い。これにより、多ビットを要するポインターを
ビット数の少ないポインターに分離できるため、動作周
波数が高くなった場合に対応することができる。

【００８２】〔実施例４〕本実施例では、実施例３で説
明した映像補正信号供給回路と液晶パネルとを同一ガラ
ス基板上に一体化した例を示す。この回路は図４で示さ
れる構成となっている。

【００８３】映像補正信号供給回路の基本的な動作原理
については、実施例１および実施例３で既に詳細な説明
を行ったのでここでは省略する。本実施例では、映像補
正信号供給回路と液晶パネルを一体化した場合の回路構
成について説明する。

【００８４】図４において、４０１はアドレスポインタ
ー回路、４０２は複数ビットのデータ幅を備えた欠陥記
憶素子、４０３は物理アドレスと欠陥アドレスデータと
を照合する一致検出回路、４０４は映像信号と映像補正
信号とを切り換えるマルチプレクサである。

【００８５】また、点線で囲んだ領域に設けられている
のは、反転タイミング発生回路４０５、フリップフロッ
プ回路４０６、補正レベル切り換え用マルチプレクサ４
０７である。また、４０８は液晶パネルである。

【００８６】また、４０９で示されるのが物理アドレス
ポインター回路、４１０が最大アドレスを格納する記憶
素子、４１１が最大アドレスの一致検出回路である。

【００８７】本実施例においては映像補正信号供給回路
と液晶パネルを一体化するため、ＲＧＢに対応した３枚
の液晶パネルのそれぞれを図４に示すような構成とす
る。また、欠陥記憶素子４０２の欠陥アドレスには、Ｒ
とＧに対応した液晶パネルの欠陥箇所の論理和をとった
結果を格納してある。従って、各液晶パネルごとに映像
補正を行なうことができる。

【００８８】また、液晶パネルごと個別に欠陥箇所を格
納しておく方式もある。この場合、各液晶パネルで個別
に欠陥箇所の管理を行えるが、映像補正信号の切り換え
は、外部から入力した他のパネルの出力結果との論理和
でもって行う必要がある。

【００８９】なお、上記の方式による場合、図４の破線
で示されるライン４１２を基板上に設け、このラインで
もって他の液晶パネルの欠陥アドレスとの論理和をと
る。この時、図４においてINRSLTで示される信号が他の
液晶パネルの出力結果であり、OUTRSLT で示される信号
が他の液晶パネルへ送られる出力結果である。

【００９０】また、本実施例では実施例１で説明したよ
うな液晶パネル制御回路はパネル外部に外付けされる。
従って、液晶パネル制御回路から発生するHSYNC やVSYN
C 、INCENA、映像信号などは、端子でもって外部から入
力される。勿論、この液晶パネル制御回路を同一基板上
に組み込んで、より集積化を実現することも可能であ
る。

【００９１】〔実施例５〕本実施例は、実施例３で示し
た構成において、欠陥記憶素子の機能に改良を加えた例
である。従って、欠陥記憶素子の改良点のみについて説
明する。

【００９２】実施例３において、欠陥記憶素子のデータ
幅は欠陥箇所を示す信号を格納する欠陥アドレス（複数
ビット）と、その欠陥アドレスが有効であることを示す
有効ビット（１ビット）との２種類で構成されていた。

【００９３】本実施例では、対象となる液晶パネルの物
理座標（アドレス）の最大値を超える欠陥アドレスデー
タを記憶できるデータ幅を持つ欠陥記憶素子を用いるこ
とを特徴とする。そして、物理アドレス最大値を超える
値を任意に一つ決定し、その値が格納されている場合の
一致検出（欠陥検出）を無効とする。

【００９４】即ち、有効なデータが格納されない全ての
欠陥アドレスに、対象となる液晶パネルの欠陥座標と絶
対に重ならない値（無効値）を格納しておき、その値を
認識したら一致検出の結果を０、即ち欠陥無しの状態と
する構成とする。

【００９５】この構成では、実施例３で必要としたよう
な有効ビットを別に設ける必要がないため、欠陥記憶素
子の容量を小さくすることが可能である。

【００９６】ただし、図３において無効値を記憶した記
憶素子を別個に用意し、その記憶素子から出力される無
効値を示す信号と欠陥アドレスデータとの一致を検出す
る一致検出回路を付け足す必要がある。即ち、その一致
検出回路において無効値と欠陥アドレスデータが一致す
ることが確認されると一致検出の結果を０、即ち欠陥無
しの状態とする構成とする。

【００９７】以上の構成は、図３において有効ビットに
格納された信号と一致検出回路３１５、３１６からの一
致検出信号の論理積をとる作業と同じ効果を有してい
る。

【００９８】

【発明の効果】本明細書で開示する発明によれば、カラ
ー液晶表示装置において赤または緑に対応する液晶パネ
ルに欠陥箇所があった場合、ただちに通常の映像信号と
映像補正信号の切り換えが行なわれる。

【００９９】具体的には、赤または緑に対応する液晶パ
ネルの欠陥箇所は表示が行なわれず、その代わり青に対
応する液晶パネルのみが表示される。即ち、赤、緑、青
の映像を合成してカラー映像を表示した際に、欠陥箇所
がすべて青色で補正された映像が得られる。

【０１００】従って、視覚的に目立たない青色で欠陥の
補正を行なうため、欠陥自体が気にならない映像画面を
提供することが可能となる。

【図面の簡単な説明】

【図１】液晶表示装置の回路構成を示す図。

【図２】パネル一体型液晶表示装置の回路構成を示す
図。

【図３】液晶表示装置の回路構成を示す図。

【図４】パネル一体型液晶表示装置の回路構成を示す
図。

【符号の説明】

１０１アドレスポインター回路１０２欠陥記憶素子１０３Ｒ映像信号用マルチプレクサ１０４Ｇ映像信号用マルチプレクサ１０５Ｂ映像信号用マルチプレクサ１０６液晶パネル制御回路１０７反転タイミング発生回路１０８Ｒ映像信号用液晶パネル１０９Ｇ映像信号用液晶パネル１１０Ｂ映像信号用液晶パネル１１１Ｈドライバー回路（水平走査制御用回
路）１１２Ｖドライバー回路（垂直走査制御用回
路）１１３ＳＨ回路１１４Ｒ映像補正信号用マルチプレクサ１１５Ｇ映像補正信号用マルチプレクサ１１６Ｂ映像補正信号用マルチプレクサ１１７フリップフロップ回路

Claims

【特許請求の範囲】

【請求項１】液晶パネルの欠陥座標を示す欠陥記憶素子
と、前記欠陥記憶素子に対してアドレスを発生するアドレス
ポインター回路と、通常の映像信号と補正用の映像信号を切り換える手段
と、液晶パネルへのクロックや水平・垂直走査制御信号、お
よびこれらに同期した前記欠陥記憶素子のアドレスを発
生するクロックやアドレスポインター制御信号を発生す
る液晶パネル制御回路と、前記液晶パネル制御回路から送られた映像信号を取り込
み、前記液晶パネルの走査を制御するドライバー回路
と、マトリクス状に配置された薄膜トランジスタでもって構
成される液晶表示素子を有することを特徴とする液晶表
示装置。
【請求項２】請求項１において、電圧極性レベル反転機
能を備えた映像補正信号供給回路を有することを特徴と
する液晶表示装置。
【請求項３】請求項１において、補正用の映像信号によ
り液晶パネルへ表示されるカラー映像は、青を基調とす
るものであることを特徴とする液晶表示装置。
【請求項４】同一ガラス基板上に、液晶パネルの欠陥座標を示す欠陥記憶素子と、前記欠陥記憶素子に対してアドレスを発生するアドレス
ポインター回路と、通常の映像信号と補正用の映像信号を切り換える手段
と、液晶パネルへのクロックや水平・垂直走査制御信号、お
よびこれらに同期した前記欠陥記憶素子のアドレスを発
生するクロックやアドレスポインター制御信号を発生す
る液晶パネル制御回路と、前記液晶パネル制御回路から送られた映像信号を取り込
み、前記液晶パネルの走査を制御するドライバー回路
と、マトリクス状に配置された薄膜トランジスタでもって構
成される液晶表示素子を有することを特徴とする液晶表
示装置。
【請求項５】請求項４において、電圧極性レベル反転機
能を備えた映像補正信号供給回路を有することを特徴と
する液晶表示装置。
【請求項６】請求項４において、補正用の映像信号によ
り液晶パネルへ表示されるカラー映像は、青を基調とす
るものであることを特徴とする液晶表示装置。
【請求項７】液晶パネルの欠陥座標を示す欠陥記憶素子
と、前記欠陥記憶素子に対してアドレスを発生するアドレス
ポインター回路と、液晶パネルの物理座標を発生する物理アドレスポインタ
ー回路と、前記欠陥記憶素子から読み出される前記欠陥座標と前記
物理アドレスポインター回路から発生する前記物理座標
とを比較して一致の有無を調べる一致検出回路と、前記一致検出回路が一致すると認識した際の信号により
通常の映像信号と補正用の映像信号を切り換える手段
と、液晶パネルへのクロックや水平・垂直走査制御信号、お
よびこれらに同期した前記欠陥記憶素子のアドレスを発
生するクロックやアドレスポインター制御信号を発生す
る液晶パネル制御回路と、前記液晶パネル制御回路から送られた映像信号を取り込
み、前記液晶パネルの走査を制御するドライバー回路
と、マトリクス状に配置された薄膜トランジスタでもって構
成される液晶表示素子を有することを特徴とする液晶表
示装置。
【請求項８】請求項７において、欠陥記憶素子は液晶パ
ネルの欠陥座標を示す領域と、前記欠陥座標が有効であることを示す信号を格納する領
域とを有することを特徴とする液晶表示装置。
【請求項９】請求項７において、欠陥記憶素子は複数ビ
ットでなるデータ幅を有し、前記データ幅は対象となる液晶パネルの構成画素の物理
座標の最大値を超える値を扱うことができることを特徴
とする液晶表示装置。
【請求項１０】請求項７において、電圧極性レベル反転
機能を備えた映像補正信号供給回路を有することを特徴
とする液晶表示装置。
【請求項１１】請求項７において、補正用の映像信号に
より液晶パネルへ表示されるカラー映像は、青を基調と
するものであることを特徴とする液晶表示装置。
【請求項１２】同一ガラス基板上に、液晶パネルの欠陥座標を示す欠陥記憶素子と、前記欠陥記憶素子に対してアドレスを発生するアドレス
ポインター回路と、液晶パネルの物理座標を発生する物理アドレスポインタ
ー回路と、前記欠陥記憶素子から読み出される前記欠陥座標と前記
物理アドレスポインター回路から発生する前記物理座標
とを比較して一致の有無を調べる一致検出回路と、前記一致検出回路が一致すると認識した際の信号により
通常の映像信号と補正用の映像信号を切り換える手段
と、液晶パネルへのクロックや水平・垂直走査制御信号、お
よびこれらに同期した前記欠陥記憶素子のアドレスを発
生するアドレスポインター制御信号やクロックを発生す
る液晶パネル制御回路と、前記液晶パネル制御回路から送られた映像信号を取り込
み、前記液晶パネルの走査を制御するドライバー回路
と、マトリクス状に配置された薄膜トランジスタでもって構
成される液晶表示素子を有することを特徴とする液晶表
示装置。
【請求項１３】請求項１２において、欠陥記憶素子は液
晶パネルの欠陥座標を示す領域と、前記欠陥座標が有効であることを示す信号を格納する領
域とを有することを特徴とする液晶表示装置。
【請求項１４】請求項１２において、欠陥記憶素子は複
数ビットでなるデータ幅を有し、前記データ幅は対象となる液晶パネルの構成画素の物理
座標の最大値を超える値を扱うことができることを特徴
とする液晶表示装置。
【請求項１５】請求項１２において、電圧極性レベル反
転機能を備えた映像補正信号供給回路を有することを特
徴とする液晶表示装置。
【請求項１６】請求項１２において、補正用の映像信号
により液晶パネルへ表示されるカラー映像は、青を基調
とするものであることを特徴とする液晶表示装置。