JPS604385A - 時間軸伸長装置 - Google Patents
時間軸伸長装置Info
- Publication number
- JPS604385A JPS604385A JP58113085A JP11308583A JPS604385A JP S604385 A JPS604385 A JP S604385A JP 58113085 A JP58113085 A JP 58113085A JP 11308583 A JP11308583 A JP 11308583A JP S604385 A JPS604385 A JP S604385A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- time axis
- written
- drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
- H04N9/888—Signal drop-out compensation for signals recorded by pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、磁気記録再生装置に有用Ａ時間軸伸長装置に
関するものである。
関するものである。
従来例の構成とその問題点
以下図面を参照しながら従来のビデオテープレコーダに
用いられていた時間軸伸長装置について説明する。第１
図は従来の時間軸伸長装置のブロック図である。１は時
間軸圧縮された映像信号をディジタル量に変換するため
のＡ／Ｄ変換器、２は時間軸伸長用の書換え可能なメイ
ンメモリ、３け時間軸伸長された映像信号をアナログ量
に変換するためのＤ／Ａ 変換器、４はメインメモリ２
の書込み読出しアドレス信号およびアドレスクリア信号
を作る制御装置、５は書込捷れる信号（圧縮された映像
信号）から作ったメインメモリ２への書込みクロック信
号（周波数ｆ、）を発生するクロック信号発生器、６は
外部から印加される基準信号に基づきメインメモリ２か
らの読出しクロック信号（周波数ｆ２）を発生する第２
クロツク信号発生器、７はドロップアウト補償用１Ｈ容
量の書換え可能な高速メモリであり、８はメモリ７のア
ドレス、アドレスクリア、クロック信号を作る制御装置
である。
用いられていた時間軸伸長装置について説明する。第１
図は従来の時間軸伸長装置のブロック図である。１は時
間軸圧縮された映像信号をディジタル量に変換するため
のＡ／Ｄ変換器、２は時間軸伸長用の書換え可能なメイ
ンメモリ、３け時間軸伸長された映像信号をアナログ量
に変換するためのＤ／Ａ 変換器、４はメインメモリ２
の書込み読出しアドレス信号およびアドレスクリア信号
を作る制御装置、５は書込捷れる信号（圧縮された映像
信号）から作ったメインメモリ２への書込みクロック信
号（周波数ｆ、）を発生するクロック信号発生器、６は
外部から印加される基準信号に基づきメインメモリ２か
らの読出しクロック信号（周波数ｆ２）を発生する第２
クロツク信号発生器、７はドロップアウト補償用１Ｈ容
量の書換え可能な高速メモリであり、８はメモリ７のア
ドレス、アドレスクリア、クロック信号を作る制御装置
である。
以上のように構成された時間軸伸長装置についてその動
作を以下に説明する。まず時間軸圧縮された映像信号、
代表としてカラー信号（工、Ｑ若しくはＲ−Ｙ、Ｂ−Ｙ
だが、ここでは工、Ｑをその例として示す）は、Ａ／Ｄ
変換器１（ｉｌ−通９メインメモリ２へ１込みクロッ
クｆ、で書込１れる。次に、メインメモリ２から読出し
ｌテうわけであるが、書込みクロックｆ、に対して半分
の周波数の読出しクロックｆ２で読出せば１つおきのデ
ータが採用されることになり、時間軸伸長されたカラー
信号が読出され、この信号は、Ｄ／Ａ 変換器３を通り
アナログ量に変換されて出力される。以上が、時間軸伸
長装置の伸長動作である。さらにドロップアウト補償を
行わねばならないが、従来の装置だとドロップアウト補
償用メモリ７を１Ｈ容量だけ余分に持つ必要があった。
作を以下に説明する。まず時間軸圧縮された映像信号、
代表としてカラー信号（工、Ｑ若しくはＲ−Ｙ、Ｂ−Ｙ
だが、ここでは工、Ｑをその例として示す）は、Ａ／Ｄ
変換器１（ｉｌ−通９メインメモリ２へ１込みクロッ
クｆ、で書込１れる。次に、メインメモリ２から読出し
ｌテうわけであるが、書込みクロックｆ、に対して半分
の周波数の読出しクロックｆ２で読出せば１つおきのデ
ータが採用されることになり、時間軸伸長されたカラー
信号が読出され、この信号は、Ｄ／Ａ 変換器３を通り
アナログ量に変換されて出力される。以上が、時間軸伸
長装置の伸長動作である。さらにドロップアウト補償を
行わねばならないが、従来の装置だとドロップアウト補
償用メモリ７を１Ｈ容量だけ余分に持つ必要があった。
っ捷り、ドロップアウトが起こった場合その部分を他の
信号で置き換えるのだが、その信号がドロップアウトが
起きなかったときに当然来るはずであった信号と相関が
とれてないと、この信号はテレビモニタ回路（図示せず
）Ｋ入力した際ドロップアウト補償をしたのにあたかも
それが実現できなかった様に見えるのである。よって、
通常１Ｈ前の信号で置き換えると相関がとれるため、上
記のような構成においてｄ、メインメモリ２とは別にド
ロップアウト補償用メモリとして１〜２Ｈの容量の高速
のメモリ７を持つ必要性があった。しかも、ドロップア
ウト補償用メモリ７はドロップアウトが起こったときに
瞬時にドロップアラトルＪ間の情報をこれで補うため（
つ１す、１クロックサイクル中ＶＣ書込み読出しが１回
ずつできないと書込む情報と読出す情報との父換ができ
ない）、非常に高速なメモリが必要なため装置が高額化
するという欠点を有していた。
信号で置き換えるのだが、その信号がドロップアウトが
起きなかったときに当然来るはずであった信号と相関が
とれてないと、この信号はテレビモニタ回路（図示せず
）Ｋ入力した際ドロップアウト補償をしたのにあたかも
それが実現できなかった様に見えるのである。よって、
通常１Ｈ前の信号で置き換えると相関がとれるため、上
記のような構成においてｄ、メインメモリ２とは別にド
ロップアウト補償用メモリとして１〜２Ｈの容量の高速
のメモリ７を持つ必要性があった。しかも、ドロップア
ウト補償用メモリ７はドロップアウトが起こったときに
瞬時にドロップアラトルＪ間の情報をこれで補うため（
つ１す、１クロックサイクル中ＶＣ書込み読出しが１回
ずつできないと書込む情報と読出す情報との父換ができ
ない）、非常に高速なメモリが必要なため装置が高額化
するという欠点を有していた。
発明の目的
不発明信４１、ドロップアウト補償用の高速書換え可能
なメモリ全′反せず、時間軸伸長とドロップアウト補償
とを合わせて行なうことを目的とする。
なメモリ全′反せず、時間軸伸長とドロップアウト補償
とを合わせて行なうことを目的とする。
発明の構成
本発明の時間軸伸長装置は、各１Ｈ（１水平走査線期間
）内に２つの映像信号を時間軸圧縮した映像信号をディ
ジタル信号に変換するＡ／Ｄ 変換器と、前記Ａ／Ｄ
変換器の出力を交互に書込み及び読出しを行う第１のメ
モリ及び第２のメモリと、前記第１のメモリ及び第２の
メモリの読出し出力をアナログ信号に変換するＤ／Ａ
変換器と、前記第１のメモリと前記第２のメモリヲ制御
する制御装置と、１込みクロック及び読出しクロック信
号を発生するクロック信号発生器とを備え、時間軸圧縮
された信号を前記第１メモリで１込み、前記第２メモリ
で１Ｈ前に書込１れていた信号をメモリへの書込みクロ
ックの半分の周波数の読出し７クロソクで時間軸伸長し
て読出１ツ、次の１Ｈ期間で前記第１メモリで１Ｈ前に
書込寸れていた信号を時間軸伸長して読出し、前記第２
メモリで時間軸圧縮された信号の書込みを行い、１Ｈご
とにこれを交互に繰り返して時間軸圧縮された信号の時
間軸伸長を行うように構成し、時間軸圧縮された映像信
号にドロップアウトが起こった場合、この期間だけ現在
書込み動作を行っているメモリ番では信号を書込捷ない
ように構成したものであり、これにより余分なドロップ
アウト補償用高速書換え可能メモｌＪｉ持つ必要のない
時間軸伸長装置を提供するものである。
）内に２つの映像信号を時間軸圧縮した映像信号をディ
ジタル信号に変換するＡ／Ｄ 変換器と、前記Ａ／Ｄ
変換器の出力を交互に書込み及び読出しを行う第１のメ
モリ及び第２のメモリと、前記第１のメモリ及び第２の
メモリの読出し出力をアナログ信号に変換するＤ／Ａ
変換器と、前記第１のメモリと前記第２のメモリヲ制御
する制御装置と、１込みクロック及び読出しクロック信
号を発生するクロック信号発生器とを備え、時間軸圧縮
された信号を前記第１メモリで１込み、前記第２メモリ
で１Ｈ前に書込１れていた信号をメモリへの書込みクロ
ックの半分の周波数の読出し７クロソクで時間軸伸長し
て読出１ツ、次の１Ｈ期間で前記第１メモリで１Ｈ前に
書込寸れていた信号を時間軸伸長して読出し、前記第２
メモリで時間軸圧縮された信号の書込みを行い、１Ｈご
とにこれを交互に繰り返して時間軸圧縮された信号の時
間軸伸長を行うように構成し、時間軸圧縮された映像信
号にドロップアウトが起こった場合、この期間だけ現在
書込み動作を行っているメモリ番では信号を書込捷ない
ように構成したものであり、これにより余分なドロップ
アウト補償用高速書換え可能メモｌＪｉ持つ必要のない
時間軸伸長装置を提供するものである。
実施例の説明
以下本発明の一実施例について、図面を参照しながら説
明する。第２図は本発明の一実施例におけるビデオテー
プレコーダの時間軸伸長装置のブロック図、第３図は同
装置の各部の具体的動作説明図を示すものである。第２
図において９は時間１１１＋圧縮されたカラー信号をデ
ィジタル量に変換するためのＡ／Ｄ 変換器、１０は時
間軸伸長用及びドロップアウト補償の書換え可能の第１
メインメモリ、１１は時間軸伸長用及びドロップアウト
補償用の書換え可能の第２メインメモリ、１２は時間軸
伸長されたカラー信号をアナログ量に変換するためのＤ
／Ａ 変換器である。１３は、メモリ１１゜１２のアド
レス、アドレスクリア信号を作る制御装置であり、１４
け書込まれる信号（圧縮されたカラー信号）から作った
メモＩＪ １０．１１への書込みクロック信号（周波数
ｆ、 ） ｆ発生するクロック信号発生器、１６は外部
から印加される基準信号に基づき書込みクロックの２倍
の周期の読出しクロック（周波数ｆ４）信号を発生する
クロック信号発生器である。なおメインメモリ１６は、
従来例のメインメモリ２に相当しその構成を詳しく示し
たものである。第３図においてム、Ｂ、Ｇは時間的に各
１Ｈ区間で、Ｂ区間を中心に考えてこの時の書込み信号
を工。 Ｑｏとして１Ｈ前、後の信号を各々Ｉ −＋’
、Ｑ−１，Ｉ＋、 Ｑ＋、 ２Ｈ前の信号全ニー２ 、
Ｑ −２と示す。
明する。第２図は本発明の一実施例におけるビデオテー
プレコーダの時間軸伸長装置のブロック図、第３図は同
装置の各部の具体的動作説明図を示すものである。第２
図において９は時間１１１＋圧縮されたカラー信号をデ
ィジタル量に変換するためのＡ／Ｄ 変換器、１０は時
間軸伸長用及びドロップアウト補償の書換え可能の第１
メインメモリ、１１は時間軸伸長用及びドロップアウト
補償用の書換え可能の第２メインメモリ、１２は時間軸
伸長されたカラー信号をアナログ量に変換するためのＤ
／Ａ 変換器である。１３は、メモリ１１゜１２のアド
レス、アドレスクリア信号を作る制御装置であり、１４
け書込まれる信号（圧縮されたカラー信号）から作った
メモＩＪ １０．１１への書込みクロック信号（周波数
ｆ、 ） ｆ発生するクロック信号発生器、１６は外部
から印加される基準信号に基づき書込みクロックの２倍
の周期の読出しクロック（周波数ｆ４）信号を発生する
クロック信号発生器である。なおメインメモリ１６は、
従来例のメインメモリ２に相当しその構成を詳しく示し
たものである。第３図においてム、Ｂ、Ｇは時間的に各
１Ｈ区間で、Ｂ区間を中心に考えてこの時の書込み信号
を工。 Ｑｏとして１Ｈ前、後の信号を各々Ｉ −＋’
、Ｑ−１，Ｉ＋、 Ｑ＋、 ２Ｈ前の信号全ニー２ 、
Ｑ −２と示す。
以上のように構成された本実施例の時間ｉ１１＋伸長装
置について以下その動作を説明する。−まず、従来の方
法と同じように、時間軸圧縮されたカラー信号はＡ／Ｄ
変換器９でディジタル量に変換され、Ｂの区間では書
込みクロックｆ５で工。、Ｑｏ がメモリ１０に書込１
れる。同時に書込みクロックの２倍の周期の読出しクロ
ックｆ４で１Ｈ前のデータニー、。
置について以下その動作を説明する。−まず、従来の方
法と同じように、時間軸圧縮されたカラー信号はＡ／Ｄ
変換器９でディジタル量に変換され、Ｂの区間では書
込みクロックｆ５で工。、Ｑｏ がメモリ１０に書込１
れる。同時に書込みクロックの２倍の周期の読出しクロ
ックｆ４で１Ｈ前のデータニー、。
Ｑ−ｓがメモリ１１から読出されている。次のＣの区間
では、メモリ１０ではクロックｆ４ではＩＯ、Ｑ。
では、メモリ１０ではクロックｆ４ではＩＯ、Ｑ。
が読出され、メモリ１１ではクロックｆ５で工１． Ｑ
ｌが書込まれている。たとえば、Ｂの区間中の時間Ｘの
ときにドロップアウト信号が入ってきた場合について考
える。この場合は、メモリ１０では圧縮された信号Ｉｏ
全書込み、メモリ１１ではニー１゜Ｑ−１が伸長されて
読出されている。メモリ１ｏにおいて、このドロップア
ウト信号入力期間だけ工〇の信号を書込まないようにす
る。次にＣの区間でメモリ１ｏに書込んだ情報を読出す
のだが、ドロップアウト信号入力期間には工０の信号が
書込捷れておらず、Ａの区間の信号ニー２とＢの区間の
信号Ｑｏが読出されることになり、その期間以外はｌ０
１Ｑｏが読出されることになる。つまり、ドロノブア
・ウド信号の入力期間中は、Ａ／Ｄ 変換器９の出力を
メモ−〇に書込まないようにするとドロップアウト期間
の情報は２Ｈ前の信号で置き換えることになり、必然的
にドロップアウト補償が行なわれたことになる。
ｌが書込まれている。たとえば、Ｂの区間中の時間Ｘの
ときにドロップアウト信号が入ってきた場合について考
える。この場合は、メモリ１０では圧縮された信号Ｉｏ
全書込み、メモリ１１ではニー１゜Ｑ−１が伸長されて
読出されている。メモリ１ｏにおいて、このドロップア
ウト信号入力期間だけ工〇の信号を書込まないようにす
る。次にＣの区間でメモリ１ｏに書込んだ情報を読出す
のだが、ドロップアウト信号入力期間には工０の信号が
書込捷れておらず、Ａの区間の信号ニー２とＢの区間の
信号Ｑｏが読出されることになり、その期間以外はｌ０
１Ｑｏが読出されることになる。つまり、ドロノブア
・ウド信号の入力期間中は、Ａ／Ｄ 変換器９の出力を
メモ−〇に書込まないようにするとドロップアウト期間
の情報は２Ｈ前の信号で置き換えることになり、必然的
にドロップアウト補償が行なわれたことになる。
以上のように本実施例によれば、メインメモリ１６を用
いて時間軸伸長と共にドロップアウト補償も兼ね備える
ことができる。
いて時間軸伸長と共にドロップアウト補償も兼ね備える
ことができる。
発明の効果
以上の説明から明らかなように、本発明は時間軸圧縮さ
れた信号を第１メモリと第２メモリで交互に１Ｈの情報
全書込み読出しして時間軸伸長を行い、ドロップアウト
信号入力期間はＡ’／Ｄ 変換器の出力をメモリに書込
まず２Ｈ前の情報で補うように構成しているので、メイ
ンメモリとは別にドロップアウト補償用メモリ及びドロ
ップアウト補償用メモリの制御装置を持たずに、しかも
メインメモリでドロップアウト補償を行うのを可能にす
るという優れた効果が得られる。
れた信号を第１メモリと第２メモリで交互に１Ｈの情報
全書込み読出しして時間軸伸長を行い、ドロップアウト
信号入力期間はＡ’／Ｄ 変換器の出力をメモリに書込
まず２Ｈ前の情報で補うように構成しているので、メイ
ンメモリとは別にドロップアウト補償用メモリ及びドロ
ップアウト補償用メモリの制御装置を持たずに、しかも
メインメモリでドロップアウト補償を行うのを可能にす
るという優れた効果が得られる。
第１図は従来のビデオテープレコーダの時間軸伸長装置
のブロック図、第２図は本発明の一実施例におけるビデ
オテープレコーダの時間軸伸長装置のブロック図、第３
図は同装置の各部の具体的動作説明図である。 １・・・・Ａ／Ｄ 変換器、２・・・・・メインメモリ
、３・・・・Ｄ／Ａ 変換器、４・・・・・・メインメ
モリ制御装置、６・・・・書込みクロック信号発生器、
６・・・・・読出しクロック信号発生器、７・・・・・
ドロップアウト補償用メモリ、８・・・・・・ドロップ
アウト補償用メモリ制御装置、９・・・・Ａ／Ｄ 変換
器、１０・・・第１メインメモリ、１１・・・・・・第
２メインメモリ、１２・・・・Ｄ／Ａ 変換器、１３・
・・・・・メインメモリ制御装置、１４・・・・・書込
みクロック信号発生器、１６・・・・・・読出しクロッ
ク信号発生器、１６・・・・・・メインメモリ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ε 第２図 税３図
のブロック図、第２図は本発明の一実施例におけるビデ
オテープレコーダの時間軸伸長装置のブロック図、第３
図は同装置の各部の具体的動作説明図である。 １・・・・Ａ／Ｄ 変換器、２・・・・・メインメモリ
、３・・・・Ｄ／Ａ 変換器、４・・・・・・メインメ
モリ制御装置、６・・・・書込みクロック信号発生器、
６・・・・・読出しクロック信号発生器、７・・・・・
ドロップアウト補償用メモリ、８・・・・・・ドロップ
アウト補償用メモリ制御装置、９・・・・Ａ／Ｄ 変換
器、１０・・・第１メインメモリ、１１・・・・・・第
２メインメモリ、１２・・・・Ｄ／Ａ 変換器、１３・
・・・・・メインメモリ制御装置、１４・・・・・書込
みクロック信号発生器、１６・・・・・・読出しクロッ
ク信号発生器、１６・・・・・・メインメモリ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ε 第２図 税３図
Claims (1)
- １水平走査線期間内に２つの映像信号を時間軸圧縮して
得られた映像信号をディジタル信号に変換するＡ／Ｄ
変換器と、前記Ａ／Ｄ 変換器の出力を交互に書込み及
び読出しを行う第１のメモリ及び第２のメモリと、前記
第１のメモリ及び第２のメモリの読出し出力をアナログ
信号に変換するＤ／Ａ 変換器と、前記第１のメモリと
前記第２のメモリ全制御する制御装置と、書込みクロッ
ク信号及び読出しクロック信号を発生するクロック信号
発生器とを備え、時間軸圧縮された信号を前記第１のメ
モリで書込み、前記第２のメモリで１水平走査線期間前
に書込捷れていた信号を前記各メモリへの書込みクロッ
ク信号の半分の周波数の読出レフロック信号で時間軸伸
長して読出し、次の１水平走査線期間で前記第１のメモ
リから１水平走査線期間前に書°込まれていた信号を時
間軸伸長して読出し、前記第２のメモリで時間軸圧縮さ
れた信号の書込みを行い、１水平走査線期間ごとにこれ
を交互に繰り返して、時間軸圧縮された信号の時間軸伸
長を行うとともに、時間軸圧縮された映像信号にドロッ
プアウト信号が含まれる場合、前記ドロップアウト信号
期間だけ現在１込み動作を行っている前記いずれかのメ
モリに信号を書込１ないように構成（〜たことを特徴と
する時間軸伸長装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113085A JPS604385A (ja) | 1983-06-22 | 1983-06-22 | 時間軸伸長装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113085A JPS604385A (ja) | 1983-06-22 | 1983-06-22 | 時間軸伸長装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS604385A true JPS604385A (ja) | 1985-01-10 |
Family
ID=14603097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113085A Pending JPS604385A (ja) | 1983-06-22 | 1983-06-22 | 時間軸伸長装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604385A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245430A (en) * | 1990-02-08 | 1993-09-14 | Sony Corporation | Timebase corrector with drop-out compensation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5471614A (en) * | 1977-11-17 | 1979-06-08 | Sony Corp | Signl correcting method of digital video signal |
| JPS56134891A (en) * | 1980-02-25 | 1981-10-21 | Rca Corp | Color television signal transmitter |
| JPS57118490A (en) * | 1981-01-13 | 1982-07-23 | Matsushita Electric Ind Co Ltd | Video signal recorder and reproducer |
-
1983
- 1983-06-22 JP JP58113085A patent/JPS604385A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5471614A (en) * | 1977-11-17 | 1979-06-08 | Sony Corp | Signl correcting method of digital video signal |
| JPS56134891A (en) * | 1980-02-25 | 1981-10-21 | Rca Corp | Color television signal transmitter |
| JPS57118490A (en) * | 1981-01-13 | 1982-07-23 | Matsushita Electric Ind Co Ltd | Video signal recorder and reproducer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245430A (en) * | 1990-02-08 | 1993-09-14 | Sony Corporation | Timebase corrector with drop-out compensation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0465641B1 (en) | Record on command recording in a solid state fast frame recorder | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| JPH06319104A (ja) | 画像信号入出力装置 | |
| JPS604385A (ja) | 時間軸伸長装置 | |
| EP0487182B1 (en) | Video signal recording apparatus | |
| JPS6255758B2 (ja) | ||
| KR0151441B1 (ko) | 영상 처리 시스템의 영상 확대 장치 | |
| JPH06276479A (ja) | 映像及び音声情報編集方法 | |
| JPS63175583A (ja) | 複数入力画像編集記録方式 | |
| JPS60219884A (ja) | 画像記憶装置 | |
| JP3052628B2 (ja) | デジタル信号処理回路 | |
| JP3036089B2 (ja) | 映像信号伸長回路 | |
| JP3141421B2 (ja) | 画像記憶装置 | |
| JP3146772B2 (ja) | デジタル信号処理回路 | |
| JP3036112B2 (ja) | 多画面表示装置 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JP3158561B2 (ja) | データ処理装置 | |
| JPH11341432A (ja) | 録画装置 | |
| JPH02185181A (ja) | デジタル式テレビ信号記録装置 | |
| JPS6010894A (ja) | ビデオ記録再生装置 | |
| JPH03183284A (ja) | ハイビジョン用ｖｔｒのアドレスコントロール装置 | |
| JPH01173983A (ja) | 映像・音声シミュレーション方法 | |
| JPH0332269B2 (ja) | ||
| JPH0278385A (ja) | 静止画処理回路 | |
| JPH02128579A (ja) | デイジタル式テレビ信号記録装置 |