JPH03183284A - ハイビジョン用ｖｔｒのアドレスコントロール装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はハイビジョン用ＶＴＲにおいてシャフリング及
びデシャフリングを行うために映像信号を一時的に蓄え
るメモリ手段のアドレス制御を行うアドレスコントロー
ル装置に関するものである。

〔従来の技術〕

近年、従来のテレビジョンより水平走査線数を増加させ
て高画質化を図ったテレビジョンが開発され、ハイビジ
ョンと通称されている。又、このハイビジョンの映像信
号を記録・再生するためのＶＴＲ（ビデオテープレコー
ダ）の開発も進められている。第６図にハイビジョン用
ＶＴＲの記録系の一例を示す。

記録時に、入力端子１を介して人力されるハイビジョン
信号は入力アンプ２で増幅された後、Ａ／Ｄ　（アナロ
グ／ディジタル）コンバータ３によりディジタル信号に
変換され、それぞれ同期付加回路４・５が設けられた２
つのメモリボード６・７に例えばｌフレーム毎に交互に
送られ、ライン単位で一時的に書き込まれる。そして、
これらのメモリボード６・７から読み出し順序が制御さ
れながらライン単位で読み出されることにより、ライン
の振り分け、つまり、シャフリングが行われるとともに
、読み出しがＴ　ＣＩ　（Ｔｉｍｅ　Ｃｏｍｐｒｅｓｓ
ｅｄＩｎｔｅｇｒａｔｉｏｎ　）系の標本化周波数に基
づいて行われることにより上記のハイビジョン信号がＴ
ＣＩ信号とされる。

このＴＣＩ信号は２つのメモリボード６・７から例えば
１フレーム毎に交互に出力されてＤ／Ａ（ディジタル／
アナログ）コンバータ８に送られ、ここで、アナログ信
号とされた後、ＦＭモジュレータ１０によりＦＭ変調さ
れ、記録アンプ１１を介して磁気ヘッド１２により磁気
テープ１３に記録される。

一方、再生系は例えば第７図に示すように構成されてい
る。即ち、磁気ヘッド１２により磁気テープ１３から再
生されたＴＣ１信号が再生アンプ１４で増幅され、更に
イコライザ１５で等化された後、ＦＭデモシュレータ１
６でＦＭ復調される。引続き、Ａ／Ｄコンバータを内蔵
したＴＢＣ（タイムベースコレクタ）１７でＡ／Ｄ変換
及び時間軸補正が行われた後、上記の記録系と共通のメ
モリボード６・７に送られ、ライン単位で一時的に書き
込まれる。そして、読み出し時に上記のシャフリングと
は逆にラインの整列、つまり、デシャフリングが行われ
るとともに、読み出しがハイビジョン系の標本化周波数
で行われることによりＴＣＩ信号がハイビジョン信号と
される。

このハイビジョン信号はＤ／Ａコンバータ１８でアナロ
グ信号に変換された後、出力アンプ２０を通過し、出力
端子２１を介してハイビジョンに出力される。

第８図にメモリボード６・７の主要部のより詳細な構成
を示す。

各メモリボード６・７は例えば８つのＲＡＭ　（Ｒａｏ
＋ｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）　２２からな
るフレームメモリ２３を備え、各ＲＡＭ２２に対応して
それぞれＳＰＳ　（シリアル・パラレル・シリアル）変
換器２４が設けられている。各ＲＡＭ２２にはそれぞれ
例えば８ビツトからなる映像信号の各データのＬ　Ｓ　
Ｂ　（Ｌｅａｓｔ　５１ｇｎ１ｆｉｃａｎｔ　Ｂｉｔ）
乃至ＭＳＢ（Ｍｏｓｔ　５１ｇｎ１ｆｉｃａｎｔ　Ｂｉ
ｔ）が書き込まれるようになっている。

又、上記各メモリボード６・７は各ＲＡＭ２２における
書き込み又は読み出しのアドレスを制御するアドレスコ
ントロール装置２５を備えている。このアドレスコント
ロール装Ｗ２５はハイビジョン信号におけるライン信号
（ライン単位の同期信号）をカウントするハイビジョン
ラインカウンタ２６と、ＴＣＩ信号におけるライン信号
をカウントするＴＣＩラインカウンタ２７と、ハイビジ
ョンラインカウンタ２６又はＴＣＩラインカウンタ２７
のカウント値に応じてラインの先頭アドレスを発生する
先頭アドレス発生ＲＯＭ　（Ｒｅａｄ　ＯｎｌｙＭｅｍ
ｏｒｙ）　２８と、先頭アドレス発生ＲＯＭ２８から出
力される先頭アドレスに基づいて各ＲＡＭ２２における
書き込み又は読み出しアドレスを指定するアドレスカウ
ンタ３０とを備えている。

上記の構成において、ハイビジョン用ＶＴＲの記録時に
は、フレームメモリ２３における書き込みと読み出しと
を切り変える信号ＲＥＡＤ／ＷＲＩＴＥ　（第９図（ａ
）参照）と同相の信号Ｙｃ（同図（ｂ））がハイビジョ
ンラインカウンタ２６のアウトプットイネーブル端子Ｏ
Ｅに入力され゛るとともに、上記信号Ｙｃがインバータ
３１で反転されたＲＥ＾口／ＷＲＩＴＥと逆相の信号Ｔ
（同図（Ｃ））がＴＣＩラインカウンタ２７のアウトプ
ットイネーブル端子ＯＥに入力される。

これにより、記録時における信号Ｒ２４口／ＷＲＩＴＥ
がハイレベルとなる読み出しの期間には同図（ｅ）に示
すようにＴＣｒラインカウンタ２７によりＴｅ３系のラ
イン信号Ｔ、がカウントされ、１フレーム内のＴＣＩ信
号のライン数が求められる。−方、記録時における信号
ＲｆｉＡＤ／ＷＲＩＴＥがローレベルとなる書き込みの
期間には同図（ｄ）に示すようにハイビジョンラインカ
ウンタ２６によりハイビジョン系のライン信号Ｙ、がカ
ウントされ、１フレーム内のハイビジョン信号のライン
数が求められる。

次に、ハイビジョン用ＶＴＲの再生時には同図（ｆ）に
示すように上記の信号ＲＥ＾Ｄ／ＷＲＩＴＥと逆相の信
号Ｙｃがハイビジョンラインカウンタ２６のアウトプッ
トイネーブル端子ＯＥに入力されるとともに、同図（ｇ
）に示すように信号Ｙτがインバータ３１で反転された
、信号ＲＥＡＤ／ＷＲＩＴＥと同相の信号ＴがＴＣＩラ
インカウンタ２７のアウトプットイネーブル端子ＯＥに
人力される。

これにより、再生時における信号ＲＥＡＤ／ＷＲＩＴＥ
がハイレベルとなるフレームメモリ２３からの読み出し
の期間には同図（ｈ）に示すようにハイビジョンライン
カウンタ２６によりハイビジョン系のライン信号ＹＮが
カウントされてｌフレーム内のハイビジョン信号のライ
ン数が求められる一方、再生時における信号ＲＥＡＤ／
ＷＩ？ＩＴＥがローレベルとなるフレームメモリ２３へ
の書き込みの期間には同図（ｉ）に示すようにＴＣＩラ
インカウンタ２７によりＴ（ｌ系のライン信号Ｔ工がカ
ウントされてｌフレーム内のＴＣＩ信号のライン数が求
められる。

なお、ハイビジョン系のライン信号Ｙ、は例えば第５図
（ａ）に示すように、１４４０クロツクからなるｌライ
ンのハイビジョン信号における冒頭の１６８クロツクに
より構成される。一方、ＴＣＩ系のライン信号は例えば
同図（ｂ）に示すように１６９６クロツクからなるｌラ
インのＴＣＩ信号における冒頭の１０４クロンクにより
構成される。

ハイビジョンラインカウンタ２６又はＴＣＩラインカウ
ンタ２７でカウントされた値は先頭アドレス発生ＲＯＭ
２８（第８図）のアドレスに入力され、先頭アドレス発
生ＲＯＭ２８における指定されたアドレスのデータが先
頭アドレスとして出力される。この先頭アドレスはアド
レスカウンタ３０に入力され、アドレスカウンタ３０の
初期値としてロードされる。そして、記録時はハイビジ
ョン系のクロックＹｃｋでカウントされ、再生時はＴＣ
Ｉ系のクロックＴｃｋでカウントされてカウント値が出
力される。

このカウント値はフレームメモリ２３における各ＲＡＭ
２２のアドレスとなり、カウント値をアドレスとした位
置が指定され、フレームメモリ２３への書き込み時には
各ＳＰＳ変換器２４からのパラレル８ビツトのデータが
各ＲＡＭ２２に書き込まれる一方、読み出し時には各Ｒ
ＡＭ２２からＳＰＳ変換器２４にパラレル８ビツトデー
タが送られ、シリアル８ビツトデータに変換されて出力
される。

〔発明が解決しようとする課題〕

ところが、上記の構成によれば、アドレスコントロール
装置２５がハイビジョンラインカウンタ２６とＴＣＩラ
インカウンタ２７の２つのラインカウンタを有している
ので、図示しない基板上にかなり大きな実装面積を必要
とするばかりでなく、ハイビジョンラインカウンタ２６
及びＴＣＩラインカウンタ２７はビット数が多く汎用の
カウンタを使用できないので高価になる不具合があった
。更に、上記基板上でハイビジョンラインカウンタ２６
のパターン線とＴＣＩラインカウンタ２７のパターン線
とを先頭アドレス発生ＲＯＭ２８の入力部に接続する必
要があるので、基板設計上パターン線の引き回しが困難
になる問題があった。

〔課題を解決するための手段〕

本発明に係るハイビジョン用ＶＴＲのアドレスコントロ
ール装置は、上記の課題を解決するために、ハイビジョ
ン信号をハイビジョン系の標・本化周波数でサンプリン
グし、メモリ手段に一時的に書き込みＴＣＩ系の標本化
周波数で読み出すことによりＴＣＩ信号とした後記録す
る一方、再生されたＴＣＩ信号をＴＣＩ系の標本化周波
数でサンプリングし、上記メモリ手段に一時的に書き込
みハイビジョン系の標本化周波数で読み出すことにより
ハイビジョン信号とした後出力するようにしたハイビジ
ョン用ＶＴＲにおける上記メモリ手段用のアドレスコン
トロール装置において、ハイビジョン系及びＴＣＩ系の
各ライン信号をカウントするラインカウンタと、ハイビ
ジョン用ＶＴＲの記録時又は再生時並びに上記メモリ手
段における書き込み時又は読み出し時に応じてハイビジ
ョン系又はＴＣＩ系のいずれかのライン信号を選択し、
上記ラインカウンタに出力するライン信号選択手段とを
備えていることを特徴とするものである。

〔作　用〕

上記の構成によれば、従来の如く、ハイビジョン系とＴ
ＣＩ系でラインカウンタを別個に設けて交互に作動させ
る代わりにハイビジョン系とＴＣＩ系でラインカウンタ
が共通化されている。そして、ハイビジョン系とＴＣＩ
系のライン信号がともにライン信号選択手段に入力され
、記録時又は再生時並びにメモリ手段への書き込み時又
は読み出し時に応じてハイビジョン系又はＴＣＩ系のラ
イン信号が選択されて上記ラインカウンタに出力され、
ハイビジョン系又はＴＣＩ系のライン信号がカウントさ
れるようになっている。

即ち、ハイビジョン用ＶＴＲの記録時におけるメモリ手
段への書き込み時及びハイビジョン用ＶＴＲの再生時に
おけるメモリ手段からの読み出し時にはライン信号選択
手段によりハイビジョン系のライン信号が選択されてラ
インカウンタに出力され、ラインカウンタでハイビジョ
ン系のライン信号がカウントされる。

一方、ハイビジョン用ＶＴＲの記録時におけるメモリ手
段からの読み出し時及びハイビジョン用ＶＴＲの再生時
におけるメモリ手段への書き込み時にはライン信号選択
手段によりＴＣＩ系のライン信号が選択されてラインカ
ウンタに出力され、ラインカウンタによりＴＣＩ系のラ
イン信号がカウントされる。

このように、本発明はハイビジョン系のライン信号のカ
ウントとＴＣＩ系のライン信号のカウントとを同時には
行わない点に着目し、ハイビジョン系とＴＣＩ系のライ
ンカウンタを共通化したので、コストを低廉化させられ
るようになり、又、ラインカウンタを基板上に実装する
場合に実装面積の減少とパターン線の単純化を図れるよ
うになる。

〔実施例〕

本発明の一実施例を第１図乃至第７図に基づいて説明す
れば、以下の通りである。

本実施例に係るハイビジョン用ＶＴＲにおける記録系及
び再生系は、基本的には従来例と同様に第６図及び第７
図に示すように構成されている。

但し、従来例におけるメモリボード６・７に代えてメモ
リボード４１・４２が使用される。これらメモリボード
４１・４２はそれぞれ第２図に示すように、例えば８つ
のＲＡＭ４３・４３・・・からなるメモリ手段としての
フレームメモリ４４と、各ＲＡＭ４３にハイビジョン信
号又はＴＣｒ信号の書き込み又は読み出しを行う際に、
シリアル・パラレル変換又はパラレル・シリアル変換を
行う例えば８つのＳＰＳ変換器４５・４５・・・とを備
えている。そして、上記の書き込み又は読み出しに際し
てアドレスコントロール装置４６によす各ＲＡＭ４３の
アドレスが指定されるようになっている、なお、８つの
ＲＡＭ４３には、ハイビジョン信号又はＴＣＩ信号にお
ける各データのＬＳＢ乃至ＭＳＢがそれぞれ記憶される
ものである。

第１図に示すように、アドレスコントロール装置４６は
、ライン信号選択手段としてのハイビジョン／ＴＣＩラ
イン切換回路４７と、ラインカウンタ４８と、先頭アド
レス発生ＲＯＭ５０と、アドレスカウンタ５１とを備え
ている。

ハイビジョン／ＴＣＩライン切換回路４７はより具体的
には例えば第３図のように構成されている。即ち、この
ハイビジョン／ＴＣＩライン切換回路４７におけるゲー
ト回路５２にはハイビジョン系のライン信号Ｙ、が入力
される一方、ゲート回路５３にはＴＣＩ系のライン信号
Ｔ、が入力されるようになっている。又、バッファ回路
５４及びインバータ５５にはフレームメモリ４４の書き
込み時又は読み出し時を示す信号ＲＥＡＤ／ＷＲＩＴＥ
　（読み出し時にハイレベル、書き込み時にローレベル
となる）が入力される一方、インバータ５６及びパン７
７回路５７にはハイビジョン用ＶＴＲにおける記録時又
は再生時を示す信号ＲＥＣ／ＰＢ　（記録時にローレベ
ル、再生時にハイレベルとなる）が入力されるようにな
っている。

上記バッファ回路５４及びインバータ５５の出力はそれ
ぞれゲート回路５日・６ｏに接続されている。又、上記
インバータ５６及びバッファ回路５７の出力はそれぞれ
ゲート回路６ｏ・５８の各制御端子に接続されている。

ゲート回路５８・６０の各出力はバッファ回路６１及び
インバータ６２に接続され、バッファ回Ｂ６１及びイン
バータ６２の出力はそれぞれゲート回路５３・５２の制
御端子に接続されている。

上記のハイビジョン／ＴＣｒライン切換回路４７におい
ては、ハイビジョン用ＶＴＲの記録時におけるフレーム
メモリ４４への書き込み時並びにハイビジョン用ＶＴＲ
の再生時におけるフレームメモリ４４からの読み出し時
にハイビジョン系のライン信号が出力され、ハイビジョ
ン用ＶＴＲの記録時におけるフレームメモリ４４からの
読み出し時並びにハイビジョン用ＶＴＲの再生時におけ
るフレームメモリ４４への書き込み時にＴＣｘ系のライ
ン信号が出力されるようになっている。

第１図において、ハイビジョン／ＴＣＸライン切換回路
４７の出力はラインカウンタ４８のクロック端子ＣＰに
入力されるとともに、ラインカウンタ４８のアウトプッ
トイネーブル端子ＯＥは接地されている。

上記の構成において、ハイビジョン用ＶＴＲにおける記
録又は再生は従来と同様に基本的に第６図及び第７図に
示す流れに沿って行われる。ここでは、従来と相違する
メモリボード４１・４２におけるアドレス制御のみにつ
いて説明する。

ハイビジョン用ＶＴＲの記録時には、Ａ／Ｄコンバータ
３から各メモリボード４１・４２におけるＳＰＳ変換器
４５・４５・・・にハイビジョン信号が１フレーム毎に
交互に供給され、ハイビジョン信号が供給された側のメ
モリボード４１又は４２では例えば第５図（ａ）に示す
ハイビジョン系のライン信号ＹＨに基づいて一旦各メモ
リボード４１・４２のＲＡＭ４３・４３・・・に書き込
まれる。

一方、ハイビジョン信号が供給されない側のメモリボー
ド４１又は４２においては、例えば同図（ｂ）に示すＴ
ＣＩ系のライン信号ＴＨに基づいて既に書き込み済のＲ
ＡＭ４３・４３・・・から読み出され、これがＴＣＩ信
号としてＳＰＳ変換器４５・４５・・・を介してＤ／Ａ
コンバータ８に供給される。このように、メモリボード
４１及び４２で書き込みと読み出しがＩフレーム単位で
交互に行われる。

以下、フレームメモリ４４のアドレス制御につき述べる
と、ハイビジョン用ＶＴＲの記録時にはハイビジョン／
ＴＣＩライン切換回路４７に供給される信号ＲＥＣ／Ｐ
Ｂはローレベルとなる。更に、記録時におけるＲＡＭ４
３・４３・・・への書き込み時には、ハイビジョン／Ｔ
ＣＩライン切換回路４７に入力される信号ＲＥＡＤ／Ｗ
ＲＩＴＥはローレベルとなる。その結果、ハイビジョン
／ＴＣＩライン切換回路４７からハイビジョン系のライ
ン信号Ｙ６が選択されて出力され、ラインカウンタ４８
のクロック端子ＣＰに送られる。

これにより、ラインカウンタ４８によりハイビジョン系
のライン信号ＹＨがカウントされ、ｌフレーム内のハイ
ビジョン信号のライン数が求められる。

ラインカウンタ４８でカウントされた値は先頭アドレス
発生ＲＯＭ５０のアドレスに入力され、先頭アドレス発
生ＲＯＭ５０における指定されたアドレスのデータが先
頭アドレスとして出力される。この先頭アドレスはアド
レスカウンタ５１に入力され、アドレスカウンタ５１の
初期値としてロードされる。そして、所定のクロックに
よりアドレスがカウントされてカウント値が出力される
。このカウント値はフレームメモリ４４のアドレスとな
り、カウント値をアドレスとした位置が指定され、各Ｓ
ＰＳ変換器２４からのパラレル８ビツトのデータがフレ
ームメモリ４４の各ＲＡＭ４３に書き込まれる。

一方、ハイビジョン用ＶＴＲの記録時におけるフレーム
メモリ４４からの読み出し時には、信号ＲＥＡＤ／ＷＲ
ＩＴＥがハイレベルとなるため、ハイビジゴン／ＴＣｉ
ライン切換回路４７でＴＣＩ系のライン信号ＴＨが選択
されて出力され、ラインカウンタ４８のクロック端子に
送られる。これにより、ラインカウンタ４８により１フ
レーム内でＴＣＩ系のライン数がカウントされ、カウン
ト値が先頭アドレス発生ＲＯＭ５０に出力されることに
より、ＴＣＩ系のライン信号ＴＨに基づいてフレームメ
モリ４４のアドレスが制御され、フレームメモリ４４か
らの読み出しが行われる。フレームメモリ４４の各ＲＡ
Ｍ４３からパラレル８ビツトデータとして読み出された
ＴＣＩ信号はＳＰＳ変換器４５・４５・・・においてシ
リアル８ビツトデータに変換され、Ｄ／Ａコンバータ８
に出力される。

又、ハイビジョン用ＶＴＲにおける再生時には、記録時
とは逆にフレームメモリ４４への書き込み時にＴＣＩ系
のライン信号Ｔ、に基づいてフレームメモリ４４のアド
レスが制御され、読み出し時にはハイビジョン系のライ
ン信号Ｙ０に基づいてフレームメモリ４４のアドレスが
制御される。

第４図に信号ＲＥ＾口／ＷＲＩＴＥのレベルとラインカ
ウンタ４８の動作の切換えとの関係を示す。

同図（ａ）に示すように信号ＲＥＡＤ／ＷＲＩＴＥは１
フレーム毎にハイレベルとローレベルの間で反転される
。そして、同図（ｂ）に示すようにハイビジョン用ＶＴ
Ｒの記録時において、信号［ＩＥＡＤ／ＷＲＩＴＥがハ
イレベルとなるフレームメモリ４４からの読み出し時に
は上述の如く、ラインカウンタ４８によりＴＣＩ系のラ
イン信号Ｔ、がカウントされ、信号ＲＥＡＩＩ／ＷＲＩ
ＴＥがローレベルとなる書き込み時にはラインカウンタ
４８によりハイビジョン系のライン信号Ｙ、がカウント
される。

一方、ハイビジョン用ＶＴＲの再生時において、同図（
ｃ）に示すように信号Ｒ１！ＡＤ／ＷＲＩＴＥがハイレ
ベルの時にはラインカウンタ４８によりハイビジョン系
のライン信号Ｙ、がカウントされ、信号ＲＥＡＤ／ＷＲ
ＩＴＥがローレベルの時にはラインカウンタ４８により
ＴＣＩ系のライン信号Ｔ、ｌがカウントされる。

このように、本実施例では、ハイビジョン系とＴＣＩ系
の各ライン信号Ｙ、・Ｔｏを同一のラインカウンタ４８
でカウントするようにしたので、図示しない基板上での
ラインカウンタ４８の実装面積を縮小できるとともに、
ラインカウンタ４８の個数を減少させることによりコス
トの低減を図ることができ、更に、基板上でのパターン
線を単純化することができるようになる。

なお、上記の実施例では、メモリボード４１・４２にお
けるメモリ手段としてフレームメモリ４４を使用したが
、それに代えて例えばフィールドメモリを使用しても良
い。

〔発明の効果〕

本発明に係るハイビジョン用ＶＴＲのアドレスコントロ
ール装置は、以上のように、ハイビジョン系及びＴＣＩ
系の各ライン信号をカウントするラインカウンタと、ハ
イビジョン用ＶＴＲの記録時又は再生時並びに上記メモ
リ手段における書き込み時又は読み出し時に応じてハイ
ビジョン系又はＴＣＩ系のいずれかのライン信号を選択
し、上記ラインカウンタに出力するライン信号選択手段
とを備えている構成である。

これにより、ハイビジョン系とＴＣＩ系でラインカウン
タが共通化され、ライン信号選択手段によりハイビジョ
ン系又はＴＣＩ系のライン信号が選択されて上記ライン
カウンタに出力されてハイビジョン系又はＴＣＩ系のラ
イン信号がカウントされるようになっているので、コス
トを低廉化させられるようになり、又、ラインカウンタ
を基板上に実装する場合に実装面積の減少とパターン線
の単純化を図れるようになる。

【図面の簡単な説明】

第１図乃至第４図は本発明の一実施例を示すものである
。 第１図はメモリボードを示すブロック図である。 第２図はメモリボードを詳細に示すブロック図である。 第３図はハイビジョン／ＴＣＩライン切換回路を示す回
路図である。 第４図はフレームメモリにおける書き込み及び読み出し
の切換えとラインカウンタへの入力との関係を示すタイ
ムチャートである。 第５図（ａ）はハイビジョン系のライン信号を示す説明
図である。 同図（ｂ）はＴＣＩ系のライン信号を示す説明図である
。 第６図はハイビジョン用ＶＴＲの記録系の構成を示すブ
ロック図である。 第７図はハイビジョン用ＶＴＲの再生系の構成を示すブ
ロック図である。 第８図及び第９図は従来例を示すものである。 第８図はメモリボードを示すブロック図である。 第９図はフレームメモリにおける書き込み及び読み出し
の切換えと各ラインカウンタへの入力との関係を示すタ
イムチャートである。 ４４はフレームメモリ（メモリ手段）、４７はハイビジ
ョン／ＴＣＩライン切換回路（ライン信号選択手段）で
ある。 第 ６ 図 ？’３ 第 図 １＝７℃１３

Claims (1)

【特許請求の範囲】
1. １、ハイビジョン信号をハイビジョン系の標本化周波数
   でサンプリングし、メモリ手段に一時的に書き込みＴＣ
   Ｉ系の標本化周波数で読み出すことによりＴＣＩ信号と
   した後記録する一方、再生されたＴＣＩ信号をＴＣＩ系
   の標本化周波数でサンプリングし、上記メモリ手段に一
   時的に書き込みハイビジョン系の標本化周波数で読み出
   すことによりハイビジョン信号とした後出力するように
   したハイビジョン用ＶＴＲにおける上記メモリ手段用の
   アドレスコントロール装置において、ハイビジョン系及
   びＴＣＩ系の各ライン信号をカウントするラインカウン
   タと、ハイビジョン用ＶＴＲの記録時又は再生時並びに
   上記メモリ手段における書き込み時又は読み出し時に応
   じてハイビジョン系又はＴＣＩ系のいずれかのライン信
   号を選択し、上記ラインカウンタに出力するライン信号
   選択手段とを備えていることを特徴とするハイビジョン
   用ＶＴＲのアドレスコントロール装置。