JPS6043720B2

JPS6043720B2 - 色信号処理装置

Info

Publication number: JPS6043720B2
Application number: JP54054811A
Authority: JP
Inventors: 一三夫中川; 満工藤; 隆利戸上
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-05-07
Filing date: 1979-05-07
Publication date: 1985-09-30
Also published as: JPS55147892A

Description

【発明の詳細な説明】本発明はＮＴＳＣ方式カラー映像信号を記録再生する磁
気記録再生装置（ＶＴＲ）の色信号処理装置に関するも
のである。

なうため、ガードパッドを設けない２ヘッドヘリカルス
キャン方式が用いられている。

この方式でヘッドのアジマス損失を利用して隣接トラッ
クからのクロストークを防いでいるが、低域周波数に帯
域変換されて記録される色信号成分に対してはこの効果
が十分でない。このため、色信号の垂直方向の高い相関
を利用して回路的に除去している。ＮＴＳＣ方式の映像
信号を記録再生するＶＴＲの１’例においては、このク
ロストークの除去を、概略以下のような方法で行なつて
いる。

色信号は、搬送波周波数が４０ｆＨ（ｆＨは水平周波数
）となるようよるう帯域変換されて記録される。

この時、記録に用いる２つのヘッドのうち、一方で記録
する時（この時の記録トラックを仮にＣＨ−１とする）
は、この色信号の位相をＨ毎（Ｈは１水平走査期間）に
９００ずつ位相を進めて記録し、他方のヘッドで記録す
る時（この時の記録トラックを仮にＣＨ−２とする）は
、Ｈ毎に９００ずつ位相を遅らせて記録する。したがつ
て、記録位相はＣＨ−１では第１図ａに、ＣＨ−２では
第１図をに示すようになる。そして、ＣＨ−１を再生す
る時に、再生系でＨ毎の９００位相進みを補償すると、
ＣＨ−１の信号は第１図ｃに示すようにもとの位相に戻
る。

この時、隣接トラックであるＣＨ−２の信号がクロスト
ークとして混入するが、この位相は第１図ｄに示すよう
にＨ毎に位相が反転状態になる。１Ｈ前後の色信号はほ
とんど同じである力）ら、１Ｈ遅延線（ＤＬ）を用いて
１Ｈ前後の信号を加算するとＣＨ−１（第１図ｃ）は加
算されて振動が２倍になるのに対して、クロストークで
あるＣＨ−２の信号（第１図ｄ）は打消し合う。

このようにしてクロストークが除去される。ＣＨ−２を
再生する時も同様に、再生系でＨ毎の９００位相遅れを
補償するのでＣＨ−２の信号は第１図ｅのようになり、
クロストークであるＣＨ−１の信号は第１図ｆのように
なる。

このため、ＣＨ−１再生時と同様に１ＨＤＬを用いると
クロストークトーク分であるＣＨ−１の信号を除去でき
るわけてある。このような信号処理を行なうため、従来
においては色信号回路は第２図に示すような回路で行な
われていた。

第２図においては、１は記録色信号入力端子、２は再生
色信号入力端子、３は第１の切換スイッチ（以下ＳＷと
略す）、４はＡＣＣｌ５は第１の周波数変換回路（以下
コンバータと略す）、６はローパスフィルタ（以下ＬＰ
Ｆと略す）、７は第１のキラーアンプ、８は記録色信号
出力端子、９は第１のバンドパスフィルタ（以下ＢＰＦ
と略す）、１０は１ＨＤＬフィルタ、１１は第２のキラ
ーアンプ、１２は再生色信号出力端子、１３は第１の位
相比較回路（以下ＰＤと略す）、１４は電圧制御形発振
器（（以下ＶＣＯと略す）、１５は第１の分周回路、１
６は第２の分周回路、１７は４相ロジック回路、１８は
第２のコンバータ、１９は第２のＢＰＦｌ２Ｏは第２の
ＳＷｌ２ｌは第２のＰＤｌ２２は電圧制御形水晶発振器
（以下ｘ−ＴａｌＶＣＯと略す）、、２３は第３のＳＷ
ｌ２４は水晶発振器、２５はキラー検波器、２６は水平
同期パルス入力端子、２７はヘッドパルス入力端子、２
８はパーストゲートパルス入力端子である。

次に上記の従来回路の動作を説明する。

記録時には入力端子１より搬送波周波数ＦｓＯ（＝３．
５８ＭＨｚ）の色信号が入力される。これがＡＣＣ回路
４で一定の振幅にされる。この信号の一部は第２のＳＷ
２Ｏを経て、第２のＰＤ２ｌ、キラー検波器２５に入力
される。第２のＰＤ２ｌにおいて、中心周波数がＦｓＯ
のＸ−ＴａｌｖｃＯ２２の出力とＡＣＣ回路４の出力信
号中のパースト信号を位相比較し、ｘ−ＴａｌＶＣＯ２
２を制御する。このためＸ−ＴａｌＶＣＯ２２は正確に
ＦｓＯで発振する。また、キラー検波器２５で入力色信
号があるか無いかを判別する。一方、ＶＣＯｌ４の出力
は第２の分周回路１５で１１４分周され、互いに９０の
位相の異なる４つの信号がつくられる。

この出力信号の１つがさらに第２の分周回路１６で１１
４紛周され、入力映像信号から分離された水平同期パル
スと第１位相比較器１３において位相比較される。この
ようにして■ＣＯｌ４、１１１６紛周器１５，１６、Ｐ
Ｄｌ３からなるＰＬＬ（ＰｈｓｅＬＯｃｋｅｄＬＯＯｐ
）が構成されるので、■ＣＯｌ４は水平同期パルスの１
６＠、すなわち１６０ｆＨ（ＦＨ：水平周波数）で発振
するように制御されることになる。したがつて、第１の
分周回路１５の出力の周波数は４ｆＨとなる。この第１
の分周回路１５の出力である。９００ず゛つ位相のずれ
た４つの４０ｆＨの信号が４相ロジック回路１７に入力
される。

４相ロジック回路１７では、ＣＨ−１の時は位相がＨ毎
に９００進みＣＨ一２の時はＨ毎に９００遅れとなるよ
うに、入力された４つの４０ｆＨの信号を切換えて出力
する。

この４相ロジック回路１７の出力と前記ｘ−ＴａｌＶＣ
Ｏ２２の出力Ｆｓｃとが第２のコンバータ１８で掛算さ
れて、和の周波数成分が第２のＢＰＦｌ９から取出され
る。したがつてＢＰＦｌ９の出力周波数は（ＦｓＯ＋４
０”ＦＨ）となり、位相はＣＨ−１の時はＨ毎に９００
進み、ＣＨ−２の時はＨ毎に９００遅れることになる。

この第２のＢＰＦｌ９の出力と前記ＡＣＣ回路４の出力
が第１のコンバータ５で掛算される。したがつて、ＬＰ
Ｆ６で差周波数成分を取りだすと、搬送波の周波数が４
０ｆＨで、位相がＣＨ−１時ではＨ毎に９００進み、Ｃ
Ｈ−２時にはＨ毎に９００遅れとなつた色信号が得られ
る。これが記録アンプに送られ、輝度信号と混合されて
記録される。白黒の時は、雑音を記録しないように、キ
ラー検波器２５で白黒信号であることを検出し、キラー
アンプ７を制御してＬＰＦ６の出力を記録アンプに送ら
ないようにする。再生時には、各切換スイッチ３，２０
，２３が図示と反対位置へ切換えられ、搬送波周波数が
４０ｆ日て位相推移された色信号が入力端子２より入力
され、第１のＳＷ３を通り、ＡＣＣ回路４で一定の振幅
にされる。

一方、水平周期パルス入力端子２６から再生輝度信号か
ら分離された水平同期パルスが入力されるので、ＶＣＯ
ｌ４はやはり１６０ｆ０で発振する。４相ロジック回路
１７では、記録時と同様にＣＨ−１時には９００位相進
みに、ＣＨ一２時には９００位相遅れとなるように、第
１の分周回路１５の出力を切換えて出力する。

これにより、記録時の位相推移を補償するわけである。
ｘ−ＴａｌＶＣＯ２２は、周波数がＦｓｃの水晶発振器
２４の出力と、第１のコンバータ回路５の出力信号中の
パースト信号との位相比較結果で制御されるので、パー
スト信号周波数が水晶発振器２４の周波数すなわち安定
なＦｓｃとなるように制御される。一方、水平同期パル
ス入力端子２６から入力される再生信号中の水平同期信
号にはジッタ成分が含まれているので、４相ロジック回
路１７の出力にもこのジッタ分が伝達される。前記色信
号中のジッタは４相ロジック回路１７でかなり吸収され
、吸収しきれなかつた分はｘ−ＴａｌＶＣＯ２２でさら
に吸収される。第１のコンバータ回路５、ＢＰＦ９によ
りＪｓＯに戻された色信号は１ＨＤＬフィルタ１０によ
り１Ｈ前後の信号が加算されることによりクロストーク
分が除去される。

このように、従来においては巧みな信号処理が行なわれ
ているわけであるが、ＶＣＯｌ４正確に１６０ｆＨで発
生させるため、再生時においても、このＶＣＯｌ４を水
平同期パルスにより制御している。

このため、以下に述べるような不都合を生じる。すなわ
ち、映像信号の内容により、再生された輝度信号中の水
平同期パルスの波形が変化する。

このため、この再生された輝度信号から水平同期パルス
を分離する場合、分離された水平同期パルスの位相が前
記波形変化に伴つて変化する。この結果、■ＣＯｌ４に
も輝度信号の変化による位相誤差が伝達してしまい、こ
れが第２のコンバータ１８、第１のコンバータ５を経て
、色信号に伝達される。この位相誤差は、一般にはｘ−
ＴａｌＶＣＯ２２の方では十分吸収しきれないので、結
局色信号にこの誤差が残つてしまう。

このことから、輝度信号により色相が変化させられ、見
苦しいものとなる。また、第２図からも容易に分るよう
に、高価な水晶が２ケ必要となり、コスト高の原因とな
る。本発明の目的は上記した従来技術の欠点をなくし、
輝度信号の内容に関係なく安定な色相を生じ、かつ高価
な水晶を１ケ減らすことのできる色信号処理回路を提供
するにある。

上記目的を達成するために、本発明では、再生時におい
ては、ｘ−ＴａｌＶＣＯを周波数Ｆｓｃでフリーランさ
せ、これを基準信号として再生パースト信号と位相比較
し、この出力により１６０ｆＨて発振するＶＣＯの方を
制御するようにしている。

第３図に本発明による色信号処理回路の一実施例を示す
。第３図において、２９は周波数制限回路、３０は第４
のＳＷｌ３ｌは第５のＳＷであり、その他の符号は第２
図のものと同じであるのて説明を省略する。

記録時は、第２図に示した従来例と同じ構成になり、同
じように動作する。

すなわち、ＶＣＯｌ４の出力は１１１６吟周され、入力
映像信号から分離された水平同期パルスと位相比較され
、その出力で制御される。したがつて正確に１６０ｆ日
で発振する。これにより、Ｈ毎に位相推移される４０ｆ
Ｈが正確に得られる。一方、Ｘ−ＴａｌＶＣＯ２２は、
その出力が入力信号のパースト信号と位相比較され、出
力で制御されるので、やはり正確なＦｓＯが得られる。
このｘ−Ｔａｌ■ＣＯ２２、第２のＰＤ２ｌで構成され
る制御方式はＰＬＬであり、同調用のコイルや容量を必
要としないのでＩＣ化した場合の外付部品点数が少なく
なり、信頼性もあがる。

また、リンギング方式やパースト注入ロック方式に比べ
て動作も確実で、正確な発振出力が得られ、またカラー
／白黒の判別も確実に行なえるなど、従来の長所をその
まま生かすことができる。再生時には切換ＳＷ３，２Ｏ
，３Ｏ，３ｌは図示と反対位置へ切換えられる。

第４のＳＷ３Ｏの゛切換えによりＸ−ＴａｌＶＣＯ２２
がＦｓｃの周波数でフリーランするようになり、その出
力が基準信号として用いられる。そして、このｘ−Ｔａ
ｌ■ＣＯ２２の出力と、１１１ＤＬフィルタ１０の出力
信号中のパースト信号とを位相比較し、この出力で第１
ＶＣ０１４の方を制御する。入力端子２から入力される
再生信号の搬送波周波数は４０ｆＨであり、第２のコン
バータ１８の一方の入力はＦｓｃである。ここで、４相
ロジック回路１７の出力周波数をＪｒとすると、第２の
ＢＰＦｌ９の出力の周波数は（Ｆｓ，Ｏ＋Ｆｒ）となる
。

したがつて、第１のＢＰＦ９の出力信号の搬送波周波数
は（Ｆ，。＋Ｆ，＋４０ｆＨ）となる。この周波数が、
基準信号であるＸ−ＴａｌＶＣＯ２２の出力周波数Ｆｓ
Ｏとなるように制御されるわけであるかな、すなわち、
Ｆｒ＝４０ｆＨとなる。

つまり、ＶＣＯｌ４は１６０ｆＨとなるように制御され
るわけである。実際には、入力端子２から入力される再
生色信号はＨ毎に９０゜位相推移されているが、これに
ついては、４相ロジック回路１７で、再生輝度信号から
分離された水平同期パルスとヘッドパルスで従来と同様
に位相が切換えられるので、この４相ロジック回路１７
で補償されてしまう。

ただし、この場合、第２のＰＤ２ｌでの位相比較はＨ周
期で間欠的にしか行なわれないため、引込範囲は±７．
５ＫＨｚまでしかとれない。

したがつてＶＣＯｌ４の出力が１６０ｆＨから７．５Ｋ
ＨｚＸ４＝３０ＫＨｚ以上ずれるとこの系は正しく動作
しなくなる。このため本発明においては、第２のＰＤ２
ｌからの制御がかかつていない時にも、ＶＣＯｌ４の出
力が１６０ｆＨから３０ＫＨｚ以上ずれることのないよ
うに周波数制限回路２９の出力で制限する。この周波数
制限回路２９は、例えば第４図に示すように、ＶＣＯｌ
４の出力が１６０ｆＨ±Δｆ（Δｆは３０ＫＨｚ以下の
値）内にある時は動作しないが、前記出力が±Δｆ以上
ずれてくると一定電流を流し出し、又は吸い込むように
なる。これによ．つて第２のＰＤ２ｌの出力ＤＣ電圧を
変化させ、ＶＣＯｌ４の出力が±Δｆ以内に保持される
ようにする。これは、例えばディジタル回路を用いて以
下のようにして実現できる（その具体的構成について・
は後述する）。

ＶＣＯｌ４の出力を蟲分周して、第５図Ｇ，ｈに示すよ
うに互いに逆相で、デューティ比が５０％の２つのパル
スをつくり、さらに、第５図１に示すように、第５図Ｇ
，ｈのエッジ部を含む短い期間の切込みの入つたパルス
をつくる。この第５図１と第５図Ｇ，ｈのそれぞれとの
ＡＮＤをとつて、第５図Ｊ，ｋに示すように互いに逆相
で、デューティが５０％よりやや短かいパルスをつくる
回路を設ける。第５図ｊのパルスを出力Ａ．．ｋのパル
スを出力Ｂとする。このパルス発生回路をｍｌ期間動作
させる。例えばｎを４とすると、■ＣＯｌ４の出力は一
分周される。

したがつて、ＶＣＯｌ４の出４Ｘ１６０力周波数が１６
０ｆＨであると、パルス発生回路の周波数は乙ｖとなる
。

したがつて、出力Ａのパルス・は第６図１のような変化
をし、動作を始めてから４Ｈの終りではローレベルとな
る。出力Ｂのパルスは第６図ｍのような変化をし、心の
終りにはやはりローレベルとなる。ＶＣＯｌ４の出力周
波数が１６０ｆＨより低い場合には、前記パルス発生回
路の周波数はろｖより低くなるので、出力Ａのパルスは
第６図１″のような変化をし、心の終りにはハイレベル
になる。

一方、出力Ｂのパルスは第６図ｍ″のように変化して心
の終りにローレベルになる。逆に、１６０ｆＨより高い
場合には、第６図１″″，ｍｌに示すように、４Ｈの終
りでは出力Ａがローレベル、出力Ｂがハイレベルになる
。そこで、この化後の出力Ａで定電流掃出回路を制御し
、ハイレベルの時に電流を流出させ、４Ｈ後の出力Ｂで
定電流吸込回路を制御し、ハイレベルの時に電流を吸引
するようにし、これをくり返し実施するようにすれば第
４図に示した特性を実現できるわけである。

以上では説明を簡単にするために、出力Ａ，Ｂのパルス
のデューティを５０％より少し短かくするためのパルス
を第５図１のようにしたが、第７図１″のように、デュ
ーティ５０％のパルスＧ，ｈの立上り、立下り部以外に
も切込パルスがあり、出力Ａ，Ｂのパルスが第７図ｊ″
，ｋ″のように切込みがあつても、一向さしつかえ乍い
のは勿論である。

さらにＶＣＯｌ４の分周を−１一分周とした
ｎ×１６０時、動作させる期間をｍｌとして
説明したが、これも、Ｗｘｎ（ｍは整数）分周して行な
つてもよい。

但し、この場合は定電流掃出回路、定電流吸引回路、を
制御するパルスを出力ＡにするかＢにするかは、適宜決
める必要がある。つぎに、周波数制限回路２９の具体例
を第９図に示す。

第９図において端子ｖからはＶＣＯｌ４の出力が入力さ
れ、２６からは水平同期パルスが入力される。ＦＦｌお
よびＦＦ２で１１４分周、ＦＦ３〜ＦＦ５で１１５分周
、ＦＦ６〜ＦＦ９で１１８分周、ＦＦｌＯおよびＦＦｌ
ｌで１１４分周されるので、ＦＦｌ〜ＦＦｌｌで±分周
段が構成される。４Ｘ１６０この工分周段の出力であるＦＦｌＯの出力４Ｘ１６０Ｑ１および０ｍに対し、１１２紛周目のゲートＧ１の出
力は第１０図ｎに示す関係にあり、さらに１１１６吟周
目のゲートＧ２出力は第１０図０の関係にある。

ＦＦｌ２は第１０図の出力０がローレベルの時のみ、第
１０図ｎの出力で動作するのでＦＦｌ２のＱ出力は第１
０図ｐのようになりｑに示すような第７図１″に相当す
るパルスが出力される。

端子ｖから入力周波数が１６０ｆＨであれば、切込みの
パルス幅はふＦＨ：ー３．２μｓとなる。したがつてゲ
ートＧ８，Ｇ９からはそれぞれ第７図Ｈ，ｇに相当する
パルスが出力されるようになる。一方、ＦＦｌ３〜ＦＦ
ｌ６は１ノ粉周回路で、端子２６より入力される水平同
期パルスを１１８周してインバータＧ５より第１１図Ｓ
に示すように４Ｈ期間ハイレベルの続くパルスを出力し
、インバータＧ６，Ｇ７よりそれぞれ第１１図Ｔ，ｕに
示すタイミングの１旦期間ハイレベルのパルスを出力す
る。このため、ゲートＧ４ではゲートＧ５がハイである
？期間の間に、端子ｖから入力されるＶＣＯｌ４の出力
を不吉随分周段に供給する。ゲートＧ６の出力は定電流
吸込回路および定電流掃出回路を制御し、ハイの期間だ
けこの２つの定電流源回路を動作状態にする。また、Ｇ
７の出力ｕは±分周段のＦＦｌ〜ＦＦｌｌをリセットす
る。４×１６０したがつて、ＦＦｌ〜ＦＦｌ２は化期間動作した後、そ
の状態が？期間保たれ、ゲートＧ８，Ｇ９の出力で定電
流吸込回路か定電流掃出回路かの一方の出力電流が１Ｈ
期間出力されるようになる。

その後の１Ｈ期間でＦＦｌ〜ＦＦｌｌはリセットされて
初期状態に戻され、その１Ｈ後から４Ｈ期間また分周動
作を開始し、前述したような動作を繰返し行なう。この
時、ゲートＧ３から出力される切込パルスのパルス幅は
約３．２μｓで、ＦＦｌＯの出力Ｑ＜（５ηのエッジ部
の前後１．６ＵＳとなるので、■ＣＯｌ４が１６０ｆＨ
から一豆ヒ×１００＋０．６３％以上ずれると、
４×６３．５電流源による制御が行なわれる。

その結果、１６０ｆＨは１６０ＫＨｚ以内のずれに納ま
り４０ｆＨでは４ＫＨｚ以内となるので、ＰＤ２ｌの出
力で正しく制御できることになる。なお、以上において
は周波数制限回路２９で一±一分周する例を示したが、
１１４扮周は第２ｎｘ１６０の分周回路１６と兼用する
ことももちろん可能である。

この場合は、後述するように、第１の分周回路１５の他
にＶＣＯｌ４の出力を１１４分周する第３の分周回路を
つくり、第２の分周回路１６は、第１の分周回路１５の
出力ではなく前記第３の分周回路の出力を１１４紛周す
るように配線を変更する必要がある。そして、記録時は
第３の分周回路と第２の分周回路１６とを常時動作させ
て１１１６０分周回路とし”て機能させ、その出力をＰ
Ｄｌ３に供給する。

一方、再生時には、第３の分周回路および第２の分周回
路１６に１／ｎ分周回路を追加して±
Ｎｘｌ６Ｏ分周回路として動作させ、
間欠的にＴｌＨ（もしく”は〒Ｈ）期間動作させるよう
にすれば良い。

第１２図は記録時の１１１６紛周と、再生時の一±一分
周を兼用した回路の１例である。端子Ｙ４Ｘｌ６Ｏノか
らは再生時ハイレベルとなる制御信号が入力され、一方
、端子ｚからは記録時ハイレベルとなる制御信号が入力
される。

再生時は端子ｙからの制御信号がハイレベルとなり、ゲ
ートＧｌ２は第９図Ｇ５と、ゲートＧｌ３は第９図Ｇｌ
Ｏと、またゲートＧｌ４は第９図Ｇｌｌとそれぞれ同じ
機能を果すようになり、第１２図の回路は止期間±分周
する第９図と全く同じ動作をする。４×１６０一方、記録時は端子ｙからの制御信号はローレベルとな
り、ゲートＧｌ２，Ｇｌ３，Ｇｌ４はすべて出力がハイ
レベルとなり、ゲートＧ４は常時端子ｖからの入力を出
力する。

ゲートＧ７の出力は常時ローレベルでＦＦｌ〜ＦＦｌｌ
をリセットすることはなくなる。したがつて、ＦＦｌ〜
ＦＦ９は、常時ＶＣＯｌ４の出力が入力されて分周動作
を行なう１１１６紛周回路を構成することになり、ゲー
トＧｌ５から１１１６吟周出力を得ることができる。以
上の例では、工分周されたデューティ５０４Ｘ１６０％
のパルスを切込パルスでデューティを短かくし、周波数
制限特性を得たが、定電流吸込回路、定電流掃出回路を
制御するパルスの方を切込パルスて制御しても良い。

この場合の回路構成例を第１３図に示した。この例では
士分周出力はデューティ５０％の４×１６０まま
で、端子βからそのまま出力し、電流源回路を制御する
パルスは、切込パルスがローレベルの時は出力されない
ようにＧｌ５でゲートし、端子γから出力する。

定電流吸込回路、定電流掃出回路は例えば、第１４図に
示すような構成にすれば良い。

図においてＱｌ，Ｑ２は差動トランジスタ対、Ｑ３，Ｑ
４はカレントミラー回路であり、Ｑ５は差動対Ｑｌ，Ｑ
２の電流源である。すなわち、端子γがハイレベルの時
、Ｑ５は一定電流を流す。したがつて、この時、端子β
がハイレベルであれば、Ｑ５の電流がすべてＱ１を流れ
、カレントミラー動作．によりＱ４から一定電流が掃出
される。また端子βがローレベルであれば、Ｑ２がオン
し、一定電流を吸込む。前記第１４図の端子γ，βをそ
れぞれ第１３図の端子γ，βにそれぞれ接続する。その
結果、ＶＣＯｌ４の周波数が１６０ｆＨ±Δｆ以内（第
３図の場合ΔＦｆｌ６ＫＨｚ）であれば４Ｈ期間動作し
た後、切込みパルスはローレベルとなり、γは常にロー
レベルであり、βの状態にかかわらず、第１４図の回路
は全く動作しない。一方、ＶＣＯｌ４の周波数±Δｆ以
上ずれた場合、止期間動作後は切込みパルスはハイレベ
ルとなり、ＦＦｌ３ＱとＦＦｌ４′Ｑ（７）ＡＮＤ出力
のパルスが出力され、１Ｈ期間Ｑ６がオンする。したが
つて、この時βがハイレベルであれば、一定電流を１Ｈ
期間掃出し、ローレベルであれば一定電流を１Ｈ期間吸
込むことになり、所望の定電流掃出回路または定電流吸
込回路として動作する。）このように、再生時におい
ては、ＶＣＯｌ４はパースト信号だけで制御される（第
２のＰＤ２ｌの制御が行なわれている場合には周波数制
限回路２９は全く動作していない）ので、前述したよう
に水平同期パルスの位相誤差の影響を全くうけなくなる
。一方、再生時にはｘ−ＴａｌＶＣＯ２２をフリーラン
させて基準信号を得ることができるので、従来のように
別に再生時の基準信号用の水晶発振器を必要とせす、水
晶を１ケ減らすことができる。ここで、第３図に示した
実施例のように、第２のＰＤ２ｌを記録時、再生時とも
に用い、出力を切換えて、２つのＶＣＯを制御する方法
では、第２のＰＤ２ｌの出力電圧、の変化に対して両方
の■ＣＯの発振周波数変化が反対極性になるようにする
と都合が良い。

すなわち、記録時にはパースト信号周波数が固定であり
、基準信号となるのに対し、再生時にはパースト信号周
波数が制御されることになり、■ＣＯの周波数変化が第
２のＰＤ２ｌでの２つの入力信号の位相差の変化になる
時の極性が反対になる。

したがつて、２つのＶＣＯの制御特性を反対極性にして
おけば、一巡利得の極性が記録再生で同じになる。この
ようにすると、第２のＰＤ２ｌの２つの入力信号の安定
状態での位相差が記録と再生とで同じになるので、キラ
ー検波器の出力極性が記録、再生で同じになる。２つの
■ＣＯの出力特性が同じであれば、第２のＰＤ２ｌの２
つの入力信号の位相差が１８０するので、キラー検波器
の出力極性が記録、再生で反対になる。

したがつて、この時はキラー検波器の出力を記録再生で
反転するか、ｘ−Ｔａｌ■ＣＯ２２の出力信号の一部で
ある第２のＰＤ２ｌおよびキラー検波器２５の各一方の
入力を記録、再生で１８０検反転するなどの操作が必要
となり、回路を複雑にする。第８図に示した他の実施例
は周波数制限回路の分周回路を記録時の分周回路を共通
にし、記録と再生で別々のＰＤを設けた場合のものであ
る。

第８図において３２は電流源回路、３３は第４の分周回
路、３４は第３のＰＤｌ３５は第４のＰＤである。第４
の分周回路３３は前述したように不古而分周回路で、記
録時においては常時動作し、途中段のｄ応分周目から■
ＣＯｌ４の出力を七鷺分周した信号を第１のＰＤｌ３に
供給する。

再生時においては、間欠的にＮＸＨ（もしくは〒Ｈ）期
間動作し、前述したように電流源回路３２にある電流源
掃出回路、電流源吸込回路を制御する信号を間欠的に供
給する。第５のＰＤ３５は記録時に動作し、ｘ−Ｔａｌ
ＶＣＯ２２を制御して入カバースト信号にロックさせ、
一方、再生時には動作が止められ、ｘ−ＴａＩＶＣＯ２
２をフリーランさせる。

第４のＰＤ３４は再生時に動作し、第５のＳＷ３ｌを経
て、■ＣＯｌ４を制御し、再生色信号の搬送波周波数を
Ｘ一ＴａｌＶＣＯ２２の出力周波数にロックさせるわけ
である。

第３図の実施例では記録時と再生時とてＰＤの出力フィ
ルタ（図示せず）の特性を変えた方が望ましい場合が多
いが、この場合、ＰＤを記録再生で共通にしてフィルタ
のみを切換えるより、第８図に示すように、記録時のみ
動作するＰＤ３５と再生時のみ動作するＰＤ３４を２つ
設けて同じ信号を入力するようにした方が、ＩＣ化した
場合、かえつて周辺部品が減り、またｘ−ＴａｌＶＣＯ
の動作が安定して好都合である。

すなわち、第３図では、再生時に第４のＳＷ３Ｏで切換
えても、検波電圧がｘ−ＴａｌＶＣＯ２２の方に漏れ易
いが、第８図のようにｘ−ＴａｌＶＣＯ２２につながつ
ているＰＤ３５の動作を止めてしまえばこのような心配
がないからである。

以上説明したように、本発明によれば、記録時には水平
同期パルスにロックするＰＬＬとパースト信号にロック
するＰＬＬの２つのＰＬＬを用いることにより確実な動
作を保証し、再生時には、パースト信号のみで周波数制
御を行ない、従来問題となつていた水平同期パルスの輝
度信号内容による位相誤差による色相変化を全く生じな
くさせることができるようになつた、また、高価なｘ−
Ｔａｌを１ケに減じることができ、色信号処理回路を安
価にすることができるようになつた。

【図面の簡単な説明】

第１図は隣接クロストークを除去する色信号処理システ
ムを説明するための図、第２図は、第１図のシステムを
実現した従来の色信号処理回路のブロック図、第３図は
本発明の一実施例である色信号処理回路のブロック図、
第４図は第３図の色信号処理回路に用いられる周波数制
限回路の特性を示す図、第５図，第６図，第７図は周波
数制限回路に用いる分周回路の動作を説明するための波
形図、第８図は本発明の他の実施例である色信号処理回
路のブロック図、第９，１２，１３図はそれぞれ第３図
の周波数制限回路の具体例を示すブロック図、第１０，
１１図はその動作を説明するための波形図、第１４図は
定電流吸込、掃出回路の１例を示す図である。１４・・・・・・ＶＣＯｌｌ５，ｌ６，３３・・・・・
・分周回路、１３，２１，３４，３５・・・・・位相比
較回路、２２・・・・・・Ｘ−ＴａｌｖｃＯｌ２９・・
・・・周波数制限回路、２０，３０，３１・・・・・ス
イッチ、３２・・・・・・電流源回路。

Claims

【特許請求の範囲】

１ｆ＿ＨのＮ倍の第１周波数で発振する第１のＶＣＯ
と、第２周波数で発振する第２のＶＣＯを有し、記録時
においては、該第１のＶＣＯを１／Ｎ分周して、入力映
像信号より分離された水平同期パルスと位相比較し、そ
の比較誤差電圧で該第１のＶＣＯを制御し、該第２のＶ
ＣＯ出力と入力映像信号中のバースト信号を位相比較し
、その比較誤差電圧で該第２のＶＣＯを制御し、再生時
においては、該第２のＶＣＯをフリーランさせ、該フリ
ーランされた第２のＶＣＯ出力と周波数変換された後の
再生色信号中のバースト信号を位相比較し、その比較誤
差電圧で該第１のＶＣＯを制御し、該第１のＶＣＯ出力
を１／（ｎ×Ｎ）（ｎは整数）分周する分周回路を間欠
的に｛（ｍ×ｎ）／２｝Ｈ（ｍは整数）期間動作させ、
動作終了時における分周出力の状態により該比較誤差電
圧を制御することを特徴とする色信号処理装置。