JPS6350232A - 搬送波引込み補助回路 - Google Patents
搬送波引込み補助回路Info
- Publication number
- JPS6350232A JPS6350232A JP61194607A JP19460786A JPS6350232A JP S6350232 A JPS6350232 A JP S6350232A JP 61194607 A JP61194607 A JP 61194607A JP 19460786 A JP19460786 A JP 19460786A JP S6350232 A JPS6350232 A JP S6350232A
- Authority
- JP
- Japan
- Prior art keywords
- output
- oscillator
- voltage
- low
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 8
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
搬送波引込み補助回路において、外部よりの同期外れ信
号が印加されている間、低域通過形フィルタ及び低周波
発振器の出力と電圧制御発振器との接続点で位相同期ル
ープを開閉することにより位相同期ループが擬似引込み
に入っても、この引込みが強制的に外れて正しい引込み
を検索できる様にしたものである。
号が印加されている間、低域通過形フィルタ及び低周波
発振器の出力と電圧制御発振器との接続点で位相同期ル
ープを開閉することにより位相同期ループが擬似引込み
に入っても、この引込みが強制的に外れて正しい引込み
を検索できる様にしたものである。
本発明はディジタル多重無線用復調器で使用される搬送
波引込み補助回路の改良に関するものである。
波引込み補助回路の改良に関するものである。
第４図はディジタル多重無線用復調器ブロック図、第５
図は第４図の動作説明図で第５図（ａ）は６４値直交振
幅変調波の信号点配置図、第５図（ｂｌは電圧制御発振
器の制御説明図を示す。そこで、第５図を参照して第４
図の動作を説明する。
図は第４図の動作説明図で第５図（ａ）は６４値直交振
幅変調波の信号点配置図、第５図（ｂｌは電圧制御発振
器の制御説明図を示す。そこで、第５図を参照して第４
図の動作を説明する。
第４図において、ＩＮに加えられた例えば６４値直交振
幅変調波は直交検波器１で電圧制御発振器（以下、 Ｖ
ＣＯと省略する）４５よりの再生搬送波を用いて同期検
波され、Ｉｃｈ、 Ｑｃｈのベースバンド信号が得られ
る。このベースバンド信号はアナログ／ディジタル変換
器（以下、 Ａ／Ｄ変換器と省略する）２．３でディジ
タル信号に変換され、０ＬＩＴ−１及び０ＵＴ−２より
外部に送出されると共に、位相誤差信号Ｅ、 、Ｅ、及
びデータＤ＋ 、Ｄｏが搬送波再生回路（以下、ＯＲ回
路と省略する）４に加えられる。
幅変調波は直交検波器１で電圧制御発振器（以下、 Ｖ
ＣＯと省略する）４５よりの再生搬送波を用いて同期検
波され、Ｉｃｈ、 Ｑｃｈのベースバンド信号が得られ
る。このベースバンド信号はアナログ／ディジタル変換
器（以下、 Ａ／Ｄ変換器と省略する）２．３でディジ
タル信号に変換され、０ＬＩＴ−１及び０ＵＴ−２より
外部に送出されると共に、位相誤差信号Ｅ、 、Ｅ、及
びデータＤ＋ 、Ｄｏが搬送波再生回路（以下、ＯＲ回
路と省略する）４に加えられる。
ここで、ＯＲ回路の同期が外れていると、第５図（ａ）
に示す全ての信号点が例えば点線矢印の方向に回転する
が、信号点Ｅ１について見るとレベルＥ１より上にある
ので１．レベルＥ０の左になるので０、レベルＤ１の上
にあるので１．レベルＤＱの右にあるので１の符号がＯ
Ｒ回路４の中の排他的論理和回路（以下、 ＥＸ−ＯＲ
回路と省略する）４１．４２に加えられる。
に示す全ての信号点が例えば点線矢印の方向に回転する
が、信号点Ｅ１について見るとレベルＥ１より上にある
ので１．レベルＥ０の左になるので０、レベルＤ１の上
にあるので１．レベルＤＱの右にあるので１の符号がＯ
Ｒ回路４の中の排他的論理和回路（以下、 ＥＸ−ＯＲ
回路と省略する）４１．４２に加えられる。
そこで、ＥＸ−ＯＲが取られてその出力の１．０が減算
器４３でアナログ的に減算されて＋１が出力されるが、
これは低域通過形フィルタ（以下、ＬＰＦと省略するン
４４を通ってＶＣＯ４５に加えられて減算器４３の出力
が０になる様に発振周波数が制御される。
器４３でアナログ的に減算されて＋１が出力されるが、
これは低域通過形フィルタ（以下、ＬＰＦと省略するン
４４を通ってＶＣＯ４５に加えられて減算器４３の出力
が０になる様に発振周波数が制御される。
即ち、第５図（ｂ）に示す様に減算器の入力に対応して
＋１．０．−１の３値の制御信号を発生し、例えば＋１
で発振周波数を下げ、０はそのまま。
＋１．０．−１の３値の制御信号を発生し、例えば＋１
で発振周波数を下げ、０はそのまま。
−１で上げてＰＬＬの引込み状態が保たれる様にｖＣ０
４５の発振周波数を制御する。
４５の発振周波数を制御する。
一方、無線周波数の安定度から低域フィルタ４４の最小
帯域幅は決められるが、誤り率の向上の為にはこの帯域
幅を狭くしてＶＣＯの出カシツタを少なくすることが望
ましい。そこで、必然的に引込み可能範囲が狭くなるが
直交検波器１．Ａ／Ｄ変換器２と３．ＯＲ回路４とで構
成される位相同期ループ（以下、 ＰＬＬと省略する）
の引込みが外れた時、搬送波引込み補助回路を用いてＶ
ＣＯの発振周波数を強制的に掃引することにより、引込
み検索を行って必要な引込み範囲を得る様にするが、ル
ープが擬似引込み状態になった時はループに掃引信号を
印加しても擬似的な引込み状態に入っているためにｖＣ
Ｏを強制掃引できず、この状態が脱出できなくなる。そ
こで、これの脱出法が要望されている。
帯域幅は決められるが、誤り率の向上の為にはこの帯域
幅を狭くしてＶＣＯの出カシツタを少なくすることが望
ましい。そこで、必然的に引込み可能範囲が狭くなるが
直交検波器１．Ａ／Ｄ変換器２と３．ＯＲ回路４とで構
成される位相同期ループ（以下、 ＰＬＬと省略する）
の引込みが外れた時、搬送波引込み補助回路を用いてＶ
ＣＯの発振周波数を強制的に掃引することにより、引込
み検索を行って必要な引込み範囲を得る様にするが、ル
ープが擬似引込み状態になった時はループに掃引信号を
印加しても擬似的な引込み状態に入っているためにｖＣ
Ｏを強制掃引できず、この状態が脱出できなくなる。そ
こで、これの脱出法が要望されている。
第６図は搬送波引込み補助回路の従来例のブロック図を
示す。
示す。
図において、ＰＬＬの引込みが外れてＯＲ回路４が非同
期になった時は入力する同期外れ信号でスイッチ４６が
オンになって、低周波発振器５より送出される例えば鋸
歯状波によりＶＣＯ４５の発振周波数を強制的に掃引し
て再引込みを行うが、再引込みになって、同期が確立す
ると同期外れ信号は断になりＬＰＦ ４４からの信号で
ＶＣＯ４５の発振周波数は制御されて引込み状態が維持
される。
期になった時は入力する同期外れ信号でスイッチ４６が
オンになって、低周波発振器５より送出される例えば鋸
歯状波によりＶＣＯ４５の発振周波数を強制的に掃引し
て再引込みを行うが、再引込みになって、同期が確立す
ると同期外れ信号は断になりＬＰＦ ４４からの信号で
ＶＣＯ４５の発振周波数は制御されて引込み状態が維持
される。
ここで、第７図はＰＬＬの動作説明図で第７図（ａ）は
引込み特性図例を１第７図（ｂｌはＰＬＬが擬似同期に
入った時の位相面のずれの説明図を示す。
引込み特性図例を１第７図（ｂｌはＰＬＬが擬似同期に
入った時の位相面のずれの説明図を示す。
先ず、ＰＬＬの引込み特性図が第７図の様になっている
と公知の様にＢ、 Ｃ，Ｄ点で安定な引込みが行われる
が、Ｂ点は正常な引込みで、第５図（ａｌに示す様に各
信号点の位置はＸ軸（Ｘ軸）及びＸ軸（Ｑ軸）に平行と
なる。
と公知の様にＢ、 Ｃ，Ｄ点で安定な引込みが行われる
が、Ｂ点は正常な引込みで、第５図（ａｌに示す様に各
信号点の位置はＸ軸（Ｘ軸）及びＸ軸（Ｑ軸）に平行と
なる。
しかし、０点では例えば第７図（ｂ）に示す様に各信号
点の位置はＸ軸、Ｘ軸とθだけ回転した状態で引込みが
完了となり、同期が取れたとＰＬＬは判断する。この場
合、信号点は正しい位置よりもずれるので全て誤ったデ
ータが出力されるが、この時、 ＶＣＯに掃引信号を印
加しても第６図のＡ点からＬＰＦ ４４を見たインピー
ダンスの方が低周波発振器５を見たインピーダンスより
も低くなるので、後者の出力でＶＣＯを強制的に掃引で
きず、この状態から脱出できなくなると云う問題点があ
る。
点の位置はＸ軸、Ｘ軸とθだけ回転した状態で引込みが
完了となり、同期が取れたとＰＬＬは判断する。この場
合、信号点は正しい位置よりもずれるので全て誤ったデ
ータが出力されるが、この時、 ＶＣＯに掃引信号を印
加しても第６図のＡ点からＬＰＦ ４４を見たインピー
ダンスの方が低周波発振器５を見たインピーダンスより
も低くなるので、後者の出力でＶＣＯを強制的に掃引で
きず、この状態から脱出できなくなると云う問題点があ
る。
尚、この状態を擬似同期の状態と云う。
上記の問題点は第１図に示す様に所定電圧を発生ずる電
圧発生器６と、同期外れ信号が入力している間、パルス
を発生する切替器駆動手段８と、該切替器駆動手段の出
力で該電圧発生器の出力と該低域通過形フィルタ及び該
低周波発振器の出力とを交互に該電圧制御発振器に加え
る切替器７とから構成された本発明の搬送波引込み補助
回路により解決される。
圧発生器６と、同期外れ信号が入力している間、パルス
を発生する切替器駆動手段８と、該切替器駆動手段の出
力で該電圧発生器の出力と該低域通過形フィルタ及び該
低周波発振器の出力とを交互に該電圧制御発振器に加え
る切替器７とから構成された本発明の搬送波引込み補助
回路により解決される。
本発明は同期外れ信号が入力した時にＶＣＯ４５に低域
通過形フィルタ４４及び低周波発振器５の出力と電圧発
生器６からの所定電圧を交互に印加することにより、Ｖ
ＣＯを低域通過形フィルタ及び低周波発振器の出力に対
応する周波数及び正しく同期した時の周波数即ち、所定
周波数で交互に発振させる様にした。そこで、前者でＰ
ＬＬが擬似引込みに入ったとしても１次のタイミングで
所定周波数で発振するので自動的に擬似引込みから外れ
て正しい引込みに入ることが可能となる。
通過形フィルタ４４及び低周波発振器５の出力と電圧発
生器６からの所定電圧を交互に印加することにより、Ｖ
ＣＯを低域通過形フィルタ及び低周波発振器の出力に対
応する周波数及び正しく同期した時の周波数即ち、所定
周波数で交互に発振させる様にした。そこで、前者でＰ
ＬＬが擬似引込みに入ったとしても１次のタイミングで
所定周波数で発振するので自動的に擬似引込みから外れ
て正しい引込みに入ることが可能となる。
第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図を示す。尚、全図を通じて同一符号は同一
対象物で、アナログスイッチ７１゜７２、ナンド回路７
３は切替器７、パルス発生器８１゜トランジスタＱｌ＋
リレーの捲線ＲＬ−１．接点ｒｌ−１＋ｒ１−２は
切替器駆動手段８の構成部分である。以下、第３図を参
照して第２図の動作を説明する。
の動作説明図を示す。尚、全図を通じて同一符号は同一
対象物で、アナログスイッチ７１゜７２、ナンド回路７
３は切替器７、パルス発生器８１゜トランジスタＱｌ＋
リレーの捲線ＲＬ−１．接点ｒｌ−１＋ｒ１−２は
切替器駆動手段８の構成部分である。以下、第３図を参
照して第２図の動作を説明する。
先ず、ディジタル多重無線用復調器内のＰＬＬの引込み
が外れてＣＲ回路、が同期外れとなり、同期外れ信号が
トランジスタＱ、に入力する。そこで、トランジスタＱ
１はオンになるのでリレーのＩ＆１ＲＬ−１に電流が流
れて接点ｒ１．とｒｌ−ｚの接点が同時に閉の状態にな
る。
が外れてＣＲ回路、が同期外れとなり、同期外れ信号が
トランジスタＱ、に入力する。そこで、トランジスタＱ
１はオンになるのでリレーのＩ＆１ＲＬ−１に電流が流
れて接点ｒ１．とｒｌ−ｚの接点が同時に閉の状態にな
る。
そこで、前者によりパルス発生器８１は例えば数１０Ｈ
ｚの周期でスイッチング動作を開始してアナログスイッ
チ７１．７２が開閉動作する。この為、第３図に示す様
にＶＣＯ４５には低域通過形フィルタ４４の出力と電圧
発生器６から所定電圧とが交互に加えられる。
ｚの周期でスイッチング動作を開始してアナログスイッ
チ７１．７２が開閉動作する。この為、第３図に示す様
にＶＣＯ４５には低域通過形フィルタ４４の出力と電圧
発生器６から所定電圧とが交互に加えられる。
次に、後者により低周波発振器５の出力はＶＣＯに入力
されてＶＣＯ４５を掃引するがアナログスイッチ７１．
７２がオン／オフしているので低周波発振器５は低域通
過形フィルタの出力側と接続された時のみ掃引する。
されてＶＣＯ４５を掃引するがアナログスイッチ７１．
７２がオン／オフしているので低周波発振器５は低域通
過形フィルタの出力側と接続された時のみ掃引する。
そこで、ｖＣＯはそれぞれの出力電圧に対応する周波数
で発振するが、低域通過形フィルタ側にアナログスイッ
チの接点が倒れた時にＰＬＬが擬似引込みに入っても、
次のタイミングでｖＣＯは電圧制御発振器側に倒れるの
で、 ＶＣＯは所定周波数で発振し擬似引込みから外れ
て正しい引込みに入る可能性が高（なる。
で発振するが、低域通過形フィルタ側にアナログスイッ
チの接点が倒れた時にＰＬＬが擬似引込みに入っても、
次のタイミングでｖＣＯは電圧制御発振器側に倒れるの
で、 ＶＣＯは所定周波数で発振し擬似引込みから外れ
て正しい引込みに入る可能性が高（なる。
そして、正しい引込みに入れば同期外れ信号の印加はな
くなり、トランジスタＱ１はオフとなってｒｌ−１＋
ｒｌ−２は開となるので、アナログスイッチ７１゜７２
は復旧し低周波発振器もオフとなり低域通過形フィルタ
からの出力でＶＣＯの発振周波数は制御されてＰＬＬは
引込み状態を保持する。
くなり、トランジスタＱ１はオフとなってｒｌ−１＋
ｒｌ−２は開となるので、アナログスイッチ７１゜７２
は復旧し低周波発振器もオフとなり低域通過形フィルタ
からの出力でＶＣＯの発振周波数は制御されてＰＬＬは
引込み状態を保持する。
即ち、ＰＬＬが擬似引込みに入っても、自動的に外れて
正しい引込みにはいるので擬似引込みに入って脱出でき
なくなる可能性は改善される。
正しい引込みにはいるので擬似引込みに入って脱出でき
なくなる可能性は改善される。
以上詳細に説明した様に本発明によれば、擬似引込みの
状態に入り続ける可能性が改善されると云う効果がある
。これにより引込み時間が短縮される。
状態に入り続ける可能性が改善されると云う効果がある
。これにより引込み時間が短縮される。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、 第４図はディジタル多重無線用復調器のブロック図、 第５図は第４図の動作説明図、 第６図は従来例のブロック図、 第７図はＰＬＬの動作説明図を示す。 図において、 ６は電圧発生器、 ７は切替器、 ８は切替器駆動手段、 ４３は減算器、 ４４は低域通過形フィルタ、 ４５は電圧制御発振器を示す。 第 ２６］の十カ作含先日月匹へ 者ζ ３ 図 ｆ３”；Ｚけ皇軛五乳用復側唱岑７０ツ２図箔 ４
四う
の動作説明図、 第４図はディジタル多重無線用復調器のブロック図、 第５図は第４図の動作説明図、 第６図は従来例のブロック図、 第７図はＰＬＬの動作説明図を示す。 図において、 ６は電圧発生器、 ７は切替器、 ８は切替器駆動手段、 ４３は減算器、 ４４は低域通過形フィルタ、 ４５は電圧制御発振器を示す。 第 ２６］の十カ作含先日月匹へ 者ζ ３ 図 ｆ３”；Ｚけ皇軛五乳用復側唱岑７０ツ２図箔 ４
四う
Claims (1)
- 【特許請求の範囲】 同期外れ信号が入力しない時は、入力する位相誤差信号
を低域通過形フィルタ（４４）を介して電圧制御発振器
（４５）に加えて再生搬送波を取出すが、同期外れ信号
が入力した時は低周波発振器５の出力を該電圧制御発振
器に加えて、該電圧制御発振器の発振周波数を掃引して
同期の確立を図る搬送波再生回路において、 所定電圧を発生する電圧発生器（６）と、同期外れ信号
が入力している間、パルスを発生する切替器駆動手段（
８）と、 該切替器駆動手段の出力で該電圧発生器の出力と該低域
通過形フィルタ及び該低周波発振器の出力とを交互に該
電圧制御発振器に加える切替器（７）とから構成された
ことを特徴とする搬送波引込み補助回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194607A JPS6350232A (ja) | 1986-08-20 | 1986-08-20 | 搬送波引込み補助回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194607A JPS6350232A (ja) | 1986-08-20 | 1986-08-20 | 搬送波引込み補助回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6350232A true JPS6350232A (ja) | 1988-03-03 |
| JPH0357666B2 JPH0357666B2 (ja) | 1991-09-02 |
Family
ID=16327356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61194607A Granted JPS6350232A (ja) | 1986-08-20 | 1986-08-20 | 搬送波引込み補助回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6350232A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179955A (ja) * | 1989-12-08 | 1991-08-05 | Nec Corp | 搬送波再生回路 |
-
1986
- 1986-08-20 JP JP61194607A patent/JPS6350232A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179955A (ja) * | 1989-12-08 | 1991-08-05 | Nec Corp | 搬送波再生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0357666B2 (ja) | 1991-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02192338A (ja) | データ抽出装置 | |
| JPS6348471B2 (ja) | ||
| JPH0449822B2 (ja) | ||
| JPS6350232A (ja) | 搬送波引込み補助回路 | |
| JPS5821862B2 (ja) | 位相同期回路 | |
| JPH02180473A (ja) | キード型同期検波回路 | |
| JPS59202736A (ja) | 位相同期回路 | |
| JPH0222904A (ja) | 位相同期復調器 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP3511354B2 (ja) | Ｐｌｌフィードフォワード回路 | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| JPH0426573B2 (ja) | ||
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JPH0983360A (ja) | Ｐｌｌ回路 | |
| JP2541009B2 (ja) | 復調器制御回路 | |
| JPH02100421A (ja) | Ｖｃｏスイッチングスイープ方式 | |
| JPH0199351A (ja) | 搬送波再生回路 | |
| JPS6025940B2 (ja) | 基準搬送波再生装置 | |
| JPH05284017A (ja) | Ｐｌｌ回路 | |
| JPH09116427A (ja) | 位相同期回路 | |
| JPH10304392A (ja) | 映像信号処理回路 | |
| JPH08102666A (ja) | 位相同期回路 | |
| JPH09307438A (ja) | Ｐｌｌ回路 | |
| Wang et al. | A CMOS low-jitter phase frequency detector for giga-bit/s clock recovery |