JPS6043536B2 - マイクロコンピユ−タの誤動作防止装置 - Google Patents
マイクロコンピユ−タの誤動作防止装置Info
- Publication number
- JPS6043536B2 JPS6043536B2 JP58180803A JP18080383A JPS6043536B2 JP S6043536 B2 JPS6043536 B2 JP S6043536B2 JP 58180803 A JP58180803 A JP 58180803A JP 18080383 A JP18080383 A JP 18080383A JP S6043536 B2 JPS6043536 B2 JP S6043536B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- initialization
- microcomputer
- output
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は制御用のマイクロコンピュータに関し、特にプ
ログラムの実行が異常になつた時、それを検出して警報
を発するか、又はリセット信号を出力して自動的に再ス
タートさせる誤動作防止装置に関する。
ログラムの実行が異常になつた時、それを検出して警報
を発するか、又はリセット信号を出力して自動的に再ス
タートさせる誤動作防止装置に関する。
マイクロコンピュータを用いて自動制御を行なう合、正
しい制御はマイクロコンピュータがプログラムを順次実
行することによつて行なわれる。
しい制御はマイクロコンピュータがプログラムを順次実
行することによつて行なわれる。
したがつて、ノイズ等によつてプログラムの実行がこわ
された場合には正常な制御が行なわれなくなる。アナロ
グ制御装置の場合は、ノイズが重畳してそれによる誤動
作が発生しても、ノイズがなくなれば正常制御に復帰す
るが、マイクロコンピュータによる制御の場合には、一
旦プログラムの実行がこわされると、ハードウェアが正
常であり、かつノイズがなくなつても正しい制御状態に
は復帰しない（この理由については詳細後述）。
された場合には正常な制御が行なわれなくなる。アナロ
グ制御装置の場合は、ノイズが重畳してそれによる誤動
作が発生しても、ノイズがなくなれば正常制御に復帰す
るが、マイクロコンピュータによる制御の場合には、一
旦プログラムの実行がこわされると、ハードウェアが正
常であり、かつノイズがなくなつても正しい制御状態に
は復帰しない（この理由については詳細後述）。
したがつて十分なノイズ対策を行なつたとしても、万一
誤動作が起ると、その時点からは制御が行なわれなくな
つてしまう。特に自動車用エンジンの場合には、点火装
置等の高電圧発生装置を有するので、ノイズによる誤動
作を生するおそれがあり、また自動車は技術者以外の一
般人に使用される機会が多いものであるから、万が一に
も誤動作による制御不能状態を生ずるおそれのないよう
に十分な安全対策を施すことが望ましい。
誤動作が起ると、その時点からは制御が行なわれなくな
つてしまう。特に自動車用エンジンの場合には、点火装
置等の高電圧発生装置を有するので、ノイズによる誤動
作を生するおそれがあり、また自動車は技術者以外の一
般人に使用される機会が多いものであるから、万が一に
も誤動作による制御不能状態を生ずるおそれのないよう
に十分な安全対策を施すことが望ましい。
本発明は上記の点に鑑みてなされたものであり、マイク
ロコンピュータがプログラムの正常な実行を停止した場
合に、これを検知して実動的に再スタートさせることに
より、制御不能状態が生ずるのを防止したマイクロコン
ピュータの誤動作防止装置を提供することを目的とする
。
ロコンピュータがプログラムの正常な実行を停止した場
合に、これを検知して実動的に再スタートさせることに
より、制御不能状態が生ずるのを防止したマイクロコン
ピュータの誤動作防止装置を提供することを目的とする
。
また本発明の他の目的は、単なる誤動作ではない本当の
故障が発生した場合に、警報を発して故障発生を告知す
る装置を提供することにある。
故障が発生した場合に、警報を発して故障発生を告知す
る装置を提供することにある。
上記の目的を達成するためにおいては、マイクロコンピ
ュータが正常に動作しているときに出力される第１の信
号が所定時間以上継続して出力されなかつた場合に異常
発生と判断し、マイクロコンピュータをリセットする信
号を上記第１の信号が出力されるまで繰返し与えるよう
に構成している。また本発明の他の構成においては、上
記の構成に加えて、上記のリセット信号を計数し、その
値が所定値に達した場合には、マイクロコンピュータの
故障と判断して警報を発するように構成している。
ュータが正常に動作しているときに出力される第１の信
号が所定時間以上継続して出力されなかつた場合に異常
発生と判断し、マイクロコンピュータをリセットする信
号を上記第１の信号が出力されるまで繰返し与えるよう
に構成している。また本発明の他の構成においては、上
記の構成に加えて、上記のリセット信号を計数し、その
値が所定値に達した場合には、マイクロコンピュータの
故障と判断して警報を発するように構成している。
以下、まずマイクロコンピュータのプログラム実行動作
について説明する。
について説明する。
マイクロコンピュータにおいては、動作開始に先立つて
初期化が行なわれる。
初期化が行なわれる。
この初期化には、一般に１第１の初期化ョと０第２の初
期化ョとの．二種がある。前者は電源投入後に実際のプ
ログラム演算の実行に先立つて中央演算装置（以下ＣＰ
Ｕと記す）をハード的に初期化するものであり、後者に
は特定のプログラム演算に先立つて該プログラムに適・
合した入出力ボートの使い方やＲＡＭ（ＲａｎｄＯｍａ
ｃｃｅｓｓｍｅｍＯｒｙ）の初期値設定等をソフト的に
行なうものである。
期化ョとの．二種がある。前者は電源投入後に実際のプ
ログラム演算の実行に先立つて中央演算装置（以下ＣＰ
Ｕと記す）をハード的に初期化するものであり、後者に
は特定のプログラム演算に先立つて該プログラムに適・
合した入出力ボートの使い方やＲＡＭ（ＲａｎｄＯｍａ
ｃｃｅｓｓｍｅｍＯｒｙ）の初期値設定等をソフト的に
行なうものである。
上記第１の初期化（以下単に初期化と記す）は、一般に
リセット信号を所定時間（えば８μｓ）のあいだ低レベ
ルにすることによつて行ない、初期化が行なわれるとリ
セット信号の立上り時点からプログラム演算が開始され
る。
リセット信号を所定時間（えば８μｓ）のあいだ低レベ
ルにすることによつて行ない、初期化が行なわれるとリ
セット信号の立上り時点からプログラム演算が開始され
る。
例えば第１図において、Ａは電源電圧、Ｂはリセット信
号の変化を示すが、時点Ｔ１において電源が投入された
後、時点Ｔ２においてリセット信号が立上り、この時点
Ｔ２からプログラム演算が開始される。
号の変化を示すが、時点Ｔ１において電源が投入された
後、時点Ｔ２においてリセット信号が立上り、この時点
Ｔ２からプログラム演算が開始される。
そしてＴ１からＴ２までの時間τ１が・初期化に必要な
時間となる。そしてプログラム演算の途中であつても、
リセット信号が低レベルになると演算を中止して初期化
が開始され、再び最初からプログラム演算が行なわれる
。したがつてリセット信号にノイズが重畳してリセット
信号が一瞬、低レベルになつた場合にも初期化が開始さ
れるが、初期化に必要な時間γ１が経過しないうちにリ
セット信号が立上つてしまうので正常な動作を開始する
ことが出来なくなつてしまう。
時間となる。そしてプログラム演算の途中であつても、
リセット信号が低レベルになると演算を中止して初期化
が開始され、再び最初からプログラム演算が行なわれる
。したがつてリセット信号にノイズが重畳してリセット
信号が一瞬、低レベルになつた場合にも初期化が開始さ
れるが、初期化に必要な時間γ１が経過しないうちにリ
セット信号が立上つてしまうので正常な動作を開始する
ことが出来なくなつてしまう。
また、第２図に示すごとく、プログラムは命令語（オペ
コード）とデータ（オペランド）とが順序よくＲＯＭ（
ＲｅａｄＯｎｌｙｍｅｍＯｒｙ）２に格納されており、
ＣＰＵｌはアドレスバス３を介して指定した番地の内容
を、データバス４を介して読み出して命令を実行する。
コード）とデータ（オペランド）とが順序よくＲＯＭ（
ＲｅａｄＯｎｌｙｍｅｍＯｒｙ）２に格納されており、
ＣＰＵｌはアドレスバス３を介して指定した番地の内容
を、データバス４を介して読み出して命令を実行する。
したがつてバスラインにノイズが混入し、バスの情報が
１ビットでも狂うと、命令語を読むべきときにデータを
読んだり、違う命令を読んだりするためプログラムの実
行が狂つてしまう。本発明は上記の問題を解決したもの
であり、以下図面に基づいて本発明の詳細な説明する。
１ビットでも狂うと、命令語を読むべきときにデータを
読んだり、違う命令を読んだりするためプログラムの実
行が狂つてしまう。本発明は上記の問題を解決したもの
であり、以下図面に基づいて本発明の詳細な説明する。
第３図は本発明の一実施例のブロック図である。第３図
において、５はマイクロコンピュータ、６はＣＰＵｌ７
はメモリ（ＲＡＭ．，ＲＯＭ等）、８は入出力ボート、
９はデータバス、１０はアドレスバス、１１はコントロ
ールバス、１２は被制御機器（例えば自動車用エンジン
）である。
において、５はマイクロコンピュータ、６はＣＰＵｌ７
はメモリ（ＲＡＭ．，ＲＯＭ等）、８は入出力ボート、
９はデータバス、１０はアドレスバス、１１はコントロ
ールバス、１２は被制御機器（例えば自動車用エンジン
）である。
また１３は監視回路であり、入出力ボート８から出力さ
れるプログラム信号ｓ１（ＰｒＯｇｒａｍｎｍ詳細後述
）を検出し、上記信号が入力しなくなつた場合に異常と
判別し、異常信号Ｓ２を出力する。
れるプログラム信号ｓ１（ＰｒＯｇｒａｍｎｍ詳細後述
）を検出し、上記信号が入力しなくなつた場合に異常と
判別し、異常信号Ｓ２を出力する。
次に、警報回路１４は、異常信号Ｓ２が与えられると、
ランプ点灯又はブザー吹鳴等によつて異常発生を警報す
る。またリセット回路１５は、異常信号Ｓ２が与えられ
ると、所定時間（第１図のγ１）のあいだ低レベルとな
るリセット信号Ｓ３をＣＰＵ６へ送り、マイクロコンピ
ュータ５を初期化して、正常なプログラム演算を再開さ
せる。
ランプ点灯又はブザー吹鳴等によつて異常発生を警報す
る。またリセット回路１５は、異常信号Ｓ２が与えられ
ると、所定時間（第１図のγ１）のあいだ低レベルとな
るリセット信号Ｓ３をＣＰＵ６へ送り、マイクロコンピ
ュータ５を初期化して、正常なプログラム演算を再開さ
せる。
なおリセット信号Ｓ３は、後に詳述するごとく、マイク
ロコンピュータ５が正常動作に復帰するまで繰返し出力
される。したがつて第３図の回路においては、正常なプ
ログラム演算が行なわれなくなると、マイクロコンピュ
ータがリセットされて初期化が行なわれるので、ノイズ
の重畳による単純な演算ミスの場合には直ちに正常な状
態に復帰させることが出来る。またハードウェアの故障
等によつてリセットを行なつても正常な演算を再関しな
い場合には、警報装置１４が作動して異常発生を警報す
る。次に前記のプログラムラン信号Ｓ１について説明す
る。プログラムラン信号Ｓ１は、マイクロコンピュータ
が正常なプログラム演算を行なつている場合には所定時
間間隔で出力されるパルス信号である。
ロコンピュータ５が正常動作に復帰するまで繰返し出力
される。したがつて第３図の回路においては、正常なプ
ログラム演算が行なわれなくなると、マイクロコンピュ
ータがリセットされて初期化が行なわれるので、ノイズ
の重畳による単純な演算ミスの場合には直ちに正常な状
態に復帰させることが出来る。またハードウェアの故障
等によつてリセットを行なつても正常な演算を再関しな
い場合には、警報装置１４が作動して異常発生を警報す
る。次に前記のプログラムラン信号Ｓ１について説明す
る。プログラムラン信号Ｓ１は、マイクロコンピュータ
が正常なプログラム演算を行なつている場合には所定時
間間隔で出力されるパルス信号である。
このプログラムラン信号Ｓ１を出力させるには、例えは
プログラムの１サイクルの演算が終了するごとに１パル
スを出力するプログラムをルーチンに挿入しておけば良
い。例えば被制御機器が自動車用エンジンの場合に、Ｅ
ＧＩ（燃料噴射量）計算、点火時期計算及びＥＧＲ（排
気還流量）計算を行なわせるときには、実行したいプロ
グラムを順番にＲＯＭに入れておき、１サイクルの演算
が終了すると、繰り返し実行したいプログラムの先頭へ
ジャンプする命令を挿入することにより、ループを形成
してプログラムが繰り返し実行される。
プログラムの１サイクルの演算が終了するごとに１パル
スを出力するプログラムをルーチンに挿入しておけば良
い。例えば被制御機器が自動車用エンジンの場合に、Ｅ
ＧＩ（燃料噴射量）計算、点火時期計算及びＥＧＲ（排
気還流量）計算を行なわせるときには、実行したいプロ
グラムを順番にＲＯＭに入れておき、１サイクルの演算
が終了すると、繰り返し実行したいプログラムの先頭へ
ジャンプする命令を挿入することにより、ループを形成
してプログラムが繰り返し実行される。
したがつて、例えば第４図に示すごとく、ＥＧＲ計算の
次にプログラムラン信号Ｓ１を出力させるプログラムを
挿入しておけば、１サイクルの演算が終了するごとにプ
ログラムラン信号Ｓ１が出力され、プログラム演算が正
常に実行されている限りその状態が継続する。
次にプログラムラン信号Ｓ１を出力させるプログラムを
挿入しておけば、１サイクルの演算が終了するごとにプ
ログラムラン信号Ｓ１が出力され、プログラム演算が正
常に実行されている限りその状態が継続する。
またマイクロコンピュータには割込み
（Ｉｎｔｅｒｒｕｐｔ）という機能があり、割込みがか
かると実行中のプログラムを一時中断して割込み用の番
地に格納されているプログラムを実行し、それが終了す
ると中断した場所に戻つて再び前のプログラムを実行す
る。
かると実行中のプログラムを一時中断して割込み用の番
地に格納されているプログラムを実行し、それが終了す
ると中断した場所に戻つて再び前のプログラムを実行す
る。
割込みには、例えばＮＭＩ（ＮＯｎＭａｓｋａｂｌｅＩ
ｎｔｅｒｒｕｐｔ）とＩＲＧ（ＩｎｔｅｒｒｕｐｔＲｅ
ｑｕｅｓｔ）との２種があり、第４図口に一例を示すご
とく、ＥＧ■計算中にＮＭＩがかかると、ＥＧＩ計算を
中止して燃料増量計算を行ない、それが終了すると再び
ＥＧＩ計算に復帰する。
ｎｔｅｒｒｕｐｔ）とＩＲＧ（ＩｎｔｅｒｒｕｐｔＲｅ
ｑｕｅｓｔ）との２種があり、第４図口に一例を示すご
とく、ＥＧ■計算中にＮＭＩがかかると、ＥＧＩ計算を
中止して燃料増量計算を行ない、それが終了すると再び
ＥＧＩ計算に復帰する。
また点火時期計算中にＩＲＱがかかると、点火時期計算
を中止して燃料カット計算を行ない、それが終了すると
再び点火時期計算に復帰する。上記のごとく、割込みが
ある場合においては、前記第４図イのように、通常のプ
ログラム（メインルーチン）の１サイクルが終了するご
とにプログラムラン信号Ｓ１を出力させる方式では、割
込み機能が故障して割込みルーチンを実行しなくなつて
いてもプログラムラン信号Ｓ１が出力されてしまう。し
たがつて割込みがある場合には、割込みルーチン（第４
図の口の燃料増量計算及び燃料カット計算）にチェック
ポイントを設け、割込みルー゛チンの実行を確認してか
らプログラムラン信号Ｓ１を出力させるように構成する
必要がある。具体的には、割込みルーチンを実行したこ
とをメモリ（ＲＡＭ）に情報として記憶させ、プログラ
ムラン信号Ｓ１を出力するルーチンを実行する前に、そ
の情報をチェックするようにプログラムを作成しておけ
ば良い。また、プログラムの実行時間は、その時々の処
理するデータの値や判定条件によつてまちまちであるが
、マイクロコンピュータの割込みの使い方■こ、定時割
込みという使い方がある。
を中止して燃料カット計算を行ない、それが終了すると
再び点火時期計算に復帰する。上記のごとく、割込みが
ある場合においては、前記第４図イのように、通常のプ
ログラム（メインルーチン）の１サイクルが終了するご
とにプログラムラン信号Ｓ１を出力させる方式では、割
込み機能が故障して割込みルーチンを実行しなくなつて
いてもプログラムラン信号Ｓ１が出力されてしまう。し
たがつて割込みがある場合には、割込みルーチン（第４
図の口の燃料増量計算及び燃料カット計算）にチェック
ポイントを設け、割込みルー゛チンの実行を確認してか
らプログラムラン信号Ｓ１を出力させるように構成する
必要がある。具体的には、割込みルーチンを実行したこ
とをメモリ（ＲＡＭ）に情報として記憶させ、プログラ
ムラン信号Ｓ１を出力するルーチンを実行する前に、そ
の情報をチェックするようにプログラムを作成しておけ
ば良い。また、プログラムの実行時間は、その時々の処
理するデータの値や判定条件によつてまちまちであるが
、マイクロコンピュータの割込みの使い方■こ、定時割
込みという使い方がある。
これは、一定時間毎に、割込みをかけて、特定のルーチ
ンを一定時間毎に実行する様にしたものてある。したが
つてプログラムラン信号Ｓ１を出力するプログラムを、
定時割込みルーチンに挿入しておけば、プログラムラン
信号Ｓ１の出力される周期は一定になるので、その後の
信号処理が容易になるという利点がある。またプログラ
ムラン信号Ｓ１としては、マイクロコンピュータのリー
ド・ライト信号を用いること）も出来る。
ンを一定時間毎に実行する様にしたものてある。したが
つてプログラムラン信号Ｓ１を出力するプログラムを、
定時割込みルーチンに挿入しておけば、プログラムラン
信号Ｓ１の出力される周期は一定になるので、その後の
信号処理が容易になるという利点がある。またプログラ
ムラン信号Ｓ１としては、マイクロコンピュータのリー
ド・ライト信号を用いること）も出来る。
すなわち、マイクロコンピュータは双方向性のデータバ
スを持つているので、ＣＰＵがＲｅａｄ（読み出し）状
態にあるが、Ｗｒｉｔｅ（書き込み）状態にあるかを周
辺素子に知らせるためのリード・ライト信号を出力して
いる。マイクロコンピュータが正常に動作しているとき
には、リード●ライト信号はプログラムに応じて“゜１
゛と゜゜０゛とを交互に繰返して出力するのが、プログ
ラム演算が誤動作した場合には、゛゜１゛か゜“０゛か
のいずれか一方になるから、この信号をプログラムラン
信号Ｓ１として用いることが出来る。次に第３図の監視
回路１３、警報回路１４及びリセット回路１５について
説明する。
スを持つているので、ＣＰＵがＲｅａｄ（読み出し）状
態にあるが、Ｗｒｉｔｅ（書き込み）状態にあるかを周
辺素子に知らせるためのリード・ライト信号を出力して
いる。マイクロコンピュータが正常に動作しているとき
には、リード●ライト信号はプログラムに応じて“゜１
゛と゜゜０゛とを交互に繰返して出力するのが、プログ
ラム演算が誤動作した場合には、゛゜１゛か゜“０゛か
のいずれか一方になるから、この信号をプログラムラン
信号Ｓ１として用いることが出来る。次に第３図の監視
回路１３、警報回路１４及びリセット回路１５について
説明する。
第５図は、監視回路１３と警報回路１４の一実施例図で
あり、第６図は第５図の回路の信号波形図である。
あり、第６図は第５図の回路の信号波形図である。
第５図において、監視回路１３は再トリガ可能単安定マ
ルチバイブレータ１６で構成され、また警報回路１４は
トランジスタＱ１、発光ダイオードＤ１及び抵抗Ｒｌ，
Ｒ″１で構成されている。
ルチバイブレータ１６で構成され、また警報回路１４は
トランジスタＱ１、発光ダイオードＤ１及び抵抗Ｒｌ，
Ｒ″１で構成されている。
再トリガ可能単安定マルチバイブレータ１６は、プログ
ラムラン信号Ｓ１によつてトリガされるので、プログラ
ムラン信号Ｓ１が準安定時間τ２より短い周期で連続的
に与えられているときには、異常信号Ｓ２は高レベルに
なつており、正常状態を示している。ところがプログラ
ムラン信号Ｓ１がτ２以上のあいだ継続して途切れると
、異常信号Ｓ２Ｂは低レベルになり、そのためトランジ
スタＱ１がオンになつて発光ダイオードＤ１が点灯し、
異常発生を警報する。ただし準安定時間τ２は、正常な
プログラムラン信号Ｓ１の周期の最大値よりも長くしお
くことは勿論である。
ラムラン信号Ｓ１によつてトリガされるので、プログラ
ムラン信号Ｓ１が準安定時間τ２より短い周期で連続的
に与えられているときには、異常信号Ｓ２は高レベルに
なつており、正常状態を示している。ところがプログラ
ムラン信号Ｓ１がτ２以上のあいだ継続して途切れると
、異常信号Ｓ２Ｂは低レベルになり、そのためトランジ
スタＱ１がオンになつて発光ダイオードＤ１が点灯し、
異常発生を警報する。ただし準安定時間τ２は、正常な
プログラムラン信号Ｓ１の周期の最大値よりも長くしお
くことは勿論である。
次に、第７図は監視回路１３及びリセット回路１５の一
実施例であり、第８図は第７図の回路の信号波形図であ
る。第７図において、１７は電源投入時の初期化を行な
うためのリセット信号（第１図のＢ）を出力する基本リ
セット回路てあり、その他の部分は第．３図の監視回路
１３及ひリセット回路１５に相当する。
実施例であり、第８図は第７図の回路の信号波形図であ
る。第７図において、１７は電源投入時の初期化を行な
うためのリセット信号（第１図のＢ）を出力する基本リ
セット回路てあり、その他の部分は第．３図の監視回路
１３及ひリセット回路１５に相当する。
ます基本リセット回路１７において、時点Ｔ１（第８図
のＴ１）で電源が投入されると、抵抗Ｒ２を介してコン
デンサＣ１が所定の時定数で充電され−る。
のＴ１）で電源が投入されると、抵抗Ｒ２を介してコン
デンサＣ１が所定の時定数で充電され−る。
コンデンサＣ１の端子電圧が低い間はインバータ１８の
出力は高レベルになつているが、コンデンサＣ１が次第
に充電されてその端子電圧がインバータ１８のトリガレ
ベルを超えると、インバータ１８の出力は低レベルにな
る。そしてインバータ１８の出力は抵ｔ／ＬＲ３とＲ４
とで構成された分圧回路を介してトランジスタＱ２に与
えられ、該分圧回路の出力が高レベルのときはトランジ
スタＱ２はオン、低レベルのときはオフになるそのため
トランジスタＱ２は、電源投入時からインバータ１８の
出力が高レベルになつている間、すなわち抵抗Ｒ２とコ
ンデンサＣ１との時定数及びインバータ１８のトリガレ
ベルで定まる所定時間γ１のｌ間はオンになつており、
インバータ１８の出力が低レベルになるとオフになる。
したがつてトランジスタＱ２のコレクタ電位Ｓ″３は、
電源投入時からトランジスタＱ２がオフになるまでの所
定時間τ１のあいだ低レベルになつてこの間に初期化が
行なわれ、τ１後に高レベルに立上ると共にプログラム
演算が開始される。一方、プログラムラン信号Ｓ１は比
較器１９で波形整形されたのち、コンデンサＣ２、ダイ
オードＤ２及び抵抗Ｒ５，Ｒ６で構成された微分回路に
与え・られ、立上り時を示す幅の狭いパルス信号Ｓ４と
なる。
出力は高レベルになつているが、コンデンサＣ１が次第
に充電されてその端子電圧がインバータ１８のトリガレ
ベルを超えると、インバータ１８の出力は低レベルにな
る。そしてインバータ１８の出力は抵ｔ／ＬＲ３とＲ４
とで構成された分圧回路を介してトランジスタＱ２に与
えられ、該分圧回路の出力が高レベルのときはトランジ
スタＱ２はオン、低レベルのときはオフになるそのため
トランジスタＱ２は、電源投入時からインバータ１８の
出力が高レベルになつている間、すなわち抵抗Ｒ２とコ
ンデンサＣ１との時定数及びインバータ１８のトリガレ
ベルで定まる所定時間γ１のｌ間はオンになつており、
インバータ１８の出力が低レベルになるとオフになる。
したがつてトランジスタＱ２のコレクタ電位Ｓ″３は、
電源投入時からトランジスタＱ２がオフになるまでの所
定時間τ１のあいだ低レベルになつてこの間に初期化が
行なわれ、τ１後に高レベルに立上ると共にプログラム
演算が開始される。一方、プログラムラン信号Ｓ１は比
較器１９で波形整形されたのち、コンデンサＣ２、ダイ
オードＤ２及び抵抗Ｒ５，Ｒ６で構成された微分回路に
与え・られ、立上り時を示す幅の狭いパルス信号Ｓ４と
なる。
このパルス信号Ｓ４は比較器２０で反転されてパルス信
号Ｓ５となる。次にコンデンサＣ３、ダイオードＤ３及
び抵抗Ｒ７で構成された充放電回路は、パルス信号Ｓ５
の立下り（信号Ｓ１の立上り）でリセットされて放電し
パルス信号Ｓ５が高レベルのときは、所定の時定数で充
電される。
号Ｓ５となる。次にコンデンサＣ３、ダイオードＤ３及
び抵抗Ｒ７で構成された充放電回路は、パルス信号Ｓ５
の立下り（信号Ｓ１の立上り）でリセットされて放電し
パルス信号Ｓ５が高レベルのときは、所定の時定数で充
電される。
したがつてコンデンサＣ３の端子電圧はＳ６のように変
化する。次に比較器２１は、信号Ｓ６が基準値Ｖｓ以上
のとき高レベルとなる信号Ｓ７を出力する。
化する。次に比較器２１は、信号Ｓ６が基準値Ｖｓ以上
のとき高レベルとなる信号Ｓ７を出力する。
したがつて、この信号Ｓ７は、プログラムラン信号Ｓ１
が所定時間以上継続して入力しなかつたとき高レベルと
なるものである。信号Ｓ７が高レベルになると、抵抗Ｒ
８を介してコンデンサＣ４が充電され、その電位Ｓ８が
所定値以上になると比較器２２が信号Ｓ９を出力してコ
ンデンサＣ３をリセットする。
が所定時間以上継続して入力しなかつたとき高レベルと
なるものである。信号Ｓ７が高レベルになると、抵抗Ｒ
８を介してコンデンサＣ４が充電され、その電位Ｓ８が
所定値以上になると比較器２２が信号Ｓ９を出力してコ
ンデンサＣ３をリセットする。
したがつて信号Ｓ７は高レベルに立上つてから所定時間
後に低レベルに復帰する。この所定時間の長さを初期化
に必要な時間τ１と等しい長さ又はそれより大きな値に
設定しておく。次に上記の信号Ｓ７を適当に分圧した信
号をトランジスタＱ３のベースに与えれば、トランジス
タ９のコレクタ電位はＳ″３に示すように変化する。
後に低レベルに復帰する。この所定時間の長さを初期化
に必要な時間τ１と等しい長さ又はそれより大きな値に
設定しておく。次に上記の信号Ｓ７を適当に分圧した信
号をトランジスタＱ３のベースに与えれば、トランジス
タ９のコレクタ電位はＳ″３に示すように変化する。
実際には基本リセット回路のトランジスタＱ２と上記の
トランジスタＱ３のコレクタとが接続されているため、
出力端子２３から出力されるリセット信号Ｓ３は、Ｓ″
３とＳ″″３とが加えられた波形となる。第８図のＳ３
の波形において、Ｐ１は電源投入後の初期化時間、Ｐ２
〜Ｐ４はプログラム演算中に誤動作が生じた場合のリセ
ットによる初期化時間を示す。
トランジスタＱ３のコレクタとが接続されているため、
出力端子２３から出力されるリセット信号Ｓ３は、Ｓ″
３とＳ″″３とが加えられた波形となる。第８図のＳ３
の波形において、Ｐ１は電源投入後の初期化時間、Ｐ２
〜Ｐ４はプログラム演算中に誤動作が生じた場合のリセ
ットによる初期化時間を示す。
特にＰ３とＰ４は、一度のリセットで正常動作に復帰し
なかつた場合、正常動作に復帰するまで連続的にリセッ
トをかけている状を示している。このように正常動作に
復帰するまで繰返してリセットをかけることにより、確
実に再スタートを行なわせることが出来る。次に、正常
なマイクロコンピュータでも、外来ノイズ等によつて誤
動作することがあり、何度かリセットを繰返す必要のあ
る場合が生ずるが、これは故障てはない。
なかつた場合、正常動作に復帰するまで連続的にリセッ
トをかけている状を示している。このように正常動作に
復帰するまで繰返してリセットをかけることにより、確
実に再スタートを行なわせることが出来る。次に、正常
なマイクロコンピュータでも、外来ノイズ等によつて誤
動作することがあり、何度かリセットを繰返す必要のあ
る場合が生ずるが、これは故障てはない。
しかし本当に故障すると何度リセットを繰返しても正常
には復帰しない。したがつてリセットの回数を計数し、
その値が所定値に達したとき故障と判定して警報装置を
作動させるように構成することも出来る。具体的には、
第７図に破線で示すごとく、リセット信号Ｓ３を計数す
るカウンタ２４、カウンタ２４の出力が所定値以上にな
つたとき警報信号を出力する比較器２５及び警報信号に
よつて作動する警報装置２６を設ければよい。
には復帰しない。したがつてリセットの回数を計数し、
その値が所定値に達したとき故障と判定して警報装置を
作動させるように構成することも出来る。具体的には、
第７図に破線で示すごとく、リセット信号Ｓ３を計数す
るカウンタ２４、カウンタ２４の出力が所定値以上にな
つたとき警報信号を出力する比較器２５及び警報信号に
よつて作動する警報装置２６を設ければよい。
また、電源投入後の最初の初期化の時間内においては、
プログラムラン信号Ｓ］は当然出力されない。
プログラムラン信号Ｓ］は当然出力されない。
そのため抵抗Ｒ７とコンデンサＣ３とによる時定数の値
によつては、第８図Ｓ６の波形Ｐ６に示すごとく、最初
の初期化のあいだに信号Ｓ６が基準値Ｖｓ以上になり、
そのためリセット信号が出力されてしまうおそれがある
。それを避けるためには、第７図に破線で示すごとく、
基本リセット回路１７のトランジスタＱ２のコレクタと
コンデンサＣ３の端子とをダイオードＤ５を介して接続
し、トランジスタＱ２のコレクタが低レベルのあいだは
コンデンサＣ３をリセットしたままにするように構成す
ればよい。この場合のＳ６の波形はＰ″６に示すように
なる。なお、τ１の長さがコンデンサＣ３と抵抗Ｒ７で
定まる時定数より短いときは、ダイオードＤ５の回路は
不要である。また、第７図に示した誤動作判別の回路は
プログラムラン信号Ｓ，が与えられるごとに放電し、所
定値に達した場合に異常と判別する回路を用いたが、全
く逆に、プログラムラン信号Ｓ１が与えられるごとに充
電し、所定の時定数で放電されるコンデンサの端子電圧
が所定値に達した場合異常と判断する様に構成してもよ
い。
によつては、第８図Ｓ６の波形Ｐ６に示すごとく、最初
の初期化のあいだに信号Ｓ６が基準値Ｖｓ以上になり、
そのためリセット信号が出力されてしまうおそれがある
。それを避けるためには、第７図に破線で示すごとく、
基本リセット回路１７のトランジスタＱ２のコレクタと
コンデンサＣ３の端子とをダイオードＤ５を介して接続
し、トランジスタＱ２のコレクタが低レベルのあいだは
コンデンサＣ３をリセットしたままにするように構成す
ればよい。この場合のＳ６の波形はＰ″６に示すように
なる。なお、τ１の長さがコンデンサＣ３と抵抗Ｒ７で
定まる時定数より短いときは、ダイオードＤ５の回路は
不要である。また、第７図に示した誤動作判別の回路は
プログラムラン信号Ｓ，が与えられるごとに放電し、所
定値に達した場合に異常と判別する回路を用いたが、全
く逆に、プログラムラン信号Ｓ１が与えられるごとに充
電し、所定の時定数で放電されるコンデンサの端子電圧
が所定値に達した場合異常と判断する様に構成してもよ
い。
また、第９図は第７図の基本リセット回路１７をさらに
詳しく書いたもので、バッテリー電圧十Ｂから■Ｃｃ（
＋５Ｖ）をつくる電源回路も含んでいる。
詳しく書いたもので、バッテリー電圧十Ｂから■Ｃｃ（
＋５Ｖ）をつくる電源回路も含んでいる。
電源が入ると比較器２７の出力が高レベルになり、低い
抵拍Ｂ９、ダイオードＤ５を通して、コンデンサＣ５に
充電することにより比較器２８は高レベルになり、トラ
ンジスタＱ２がオンになるのでリセット信号Ｓ″３は、
低レベルになる。その後比較器２７は直ちに１１２■ｏ
程度の電圧まで下るが、コンデンサＣ５の端子電圧は高
い抵抗ＲｌＯを通して放電するため、リセット信号Ｓ″
３は、すぐには高レベルにならず、リセットに必要な時
間だけ低レベルに保たれる。さらに電源ラインのノイズ
で一瞬■。が低くなつた場合、比較器２７の出力は高レ
ベルになり、コンデンサＣ５に充電するため再びリセッ
ト信号が出る様構成されている。以上説明したごとく本
発明によれば、マイクロコンピュータが正常動作に復帰
するまで繰返しリセットをかけるように構成しているの
で、確実に再スタートを行なわせることが出来る。した
がつて一時的なノイズ等の外乱によつてプログラムの実
行がこわされ、それ以後正常な制御が出来なくなつてし
まうというマイクロコンピュータ制御装ノ置に特有な現
象を防止することが出来るので、マイクロコンピュータ
を用いた制御装置の信頼性を大幅に向上させることが出
来る。またリセット信号の数を計数し、その値が所定値
以上になつた場合に警報を発するように構成し７ている
ので、単なる誤動作ではない本当の故障の場合には、速
やかに故障発生を告知し、対応策を講じさせることが出
来る。
抵拍Ｂ９、ダイオードＤ５を通して、コンデンサＣ５に
充電することにより比較器２８は高レベルになり、トラ
ンジスタＱ２がオンになるのでリセット信号Ｓ″３は、
低レベルになる。その後比較器２７は直ちに１１２■ｏ
程度の電圧まで下るが、コンデンサＣ５の端子電圧は高
い抵抗ＲｌＯを通して放電するため、リセット信号Ｓ″
３は、すぐには高レベルにならず、リセットに必要な時
間だけ低レベルに保たれる。さらに電源ラインのノイズ
で一瞬■。が低くなつた場合、比較器２７の出力は高レ
ベルになり、コンデンサＣ５に充電するため再びリセッ
ト信号が出る様構成されている。以上説明したごとく本
発明によれば、マイクロコンピュータが正常動作に復帰
するまで繰返しリセットをかけるように構成しているの
で、確実に再スタートを行なわせることが出来る。した
がつて一時的なノイズ等の外乱によつてプログラムの実
行がこわされ、それ以後正常な制御が出来なくなつてし
まうというマイクロコンピュータ制御装ノ置に特有な現
象を防止することが出来るので、マイクロコンピュータ
を用いた制御装置の信頼性を大幅に向上させることが出
来る。またリセット信号の数を計数し、その値が所定値
以上になつた場合に警報を発するように構成し７ている
ので、単なる誤動作ではない本当の故障の場合には、速
やかに故障発生を告知し、対応策を講じさせることが出
来る。
図面の簡単な説明第１図は初期化時の信号波形図、第２
図はマイフクロコンピユータの部分図、第３図は本発明
の一実施例図、第４図はフローチャートの一例図、第５
図は監視回路と警報回路の一実施例図、第６図は第５図
の回路の信号波形図、第７図は監視回路とリセット回路
の一実施例図、第８図は第７図の回路の信号波形図、第
９図は基本リセット回路の一実施例の回路図である。
図はマイフクロコンピユータの部分図、第３図は本発明
の一実施例図、第４図はフローチャートの一例図、第５
図は監視回路と警報回路の一実施例図、第６図は第５図
の回路の信号波形図、第７図は監視回路とリセット回路
の一実施例図、第８図は第７図の回路の信号波形図、第
９図は基本リセット回路の一実施例の回路図である。
符号の説明、１・・・ＣＰＵｌ２・・・ＲＯＭｌ３・・
・アドレスバス、４１●データバス、５●◆●マイクロ
コンピュータ、６・・・ＣＰＵｌ７・・・メモリ、８・
・・入出力ボート、９・・・データバス、１０・・・ア
ドレスバス、１１・・・コントロールバス、１２・・・
被制御機器、１３・・・監視回路、１４・・・警報回路
、１５・・・リセット回路、１６・・・再トリガ可能単
安定マルチバイブレータ、１７・・・基本リセット回路
、１８・・・バッファ回路、１９〜２２・・・比較器、
２３・・・出力端子、２４・・カウンタ、２５・・・比
較器、２６・・・警報装置、２７，２８・・・比較器。
・アドレスバス、４１●データバス、５●◆●マイクロ
コンピュータ、６・・・ＣＰＵｌ７・・・メモリ、８・
・・入出力ボート、９・・・データバス、１０・・・ア
ドレスバス、１１・・・コントロールバス、１２・・・
被制御機器、１３・・・監視回路、１４・・・警報回路
、１５・・・リセット回路、１６・・・再トリガ可能単
安定マルチバイブレータ、１７・・・基本リセット回路
、１８・・・バッファ回路、１９〜２２・・・比較器、
２３・・・出力端子、２４・・カウンタ、２５・・・比
較器、２６・・・警報装置、２７，２８・・・比較器。
Claims (1)
- 【特許請求の範囲】 １ 電源投入後に実際のプログラム演算の実行に先立つ
て中央演算装置をハード的に初期化する第１の初期化と
、特定のプログラム演算に先立つて該プログラムに適合
した入出力ポートの使い方やＲＡＭの初期値設定等をソ
フト的に行なう第２の初期化とを行なうシステム制御用
のマイクロコンピュータが正常に動作しているときに出
力される第１の信号が所定時間以上継続して出力されな
かつた場合に異常発生と判別する第１の手段と、該第１
の手段の信号によつて作動し、上記第１の初期化を行な
うリセット信号をマイクロコンピュータが上記第１の信
号を出力するまで繰返して出力する第２の手段とを備え
たマイクロコンピュータの誤動作防止装置。 ２ 電源投入後に実際のプログラム演算の実行に先立つ
て中央演算装置をハード的に初期化する第１の初期化と
、特定のプログラム演算に先立つて該プログラムに適合
した入出力ポートの使い方やＲＡＭの初期値設定等をソ
フト的に行なう第２の初期化とを行なうシステム制御用
のマイクロコンピュータにおいて、マイクロコンピュー
タが正常に動作しているときに出力される第１の信号が
所定時間以上継続して出力されなかつた場合に異常発生
によつて作動し、上記第１の初期化を行なうリセット信
号をマイクロコンピュータが上記第１の信号を出力する
まで繰返して出力する第２の手段と、上記リセット信号
を計数し、その値が所定値以上になると警報を発する第
３の手段とを備えたマイクロコンピュータの誤動作防止
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180803A JPS6043536B2 (ja) | 1983-09-30 | 1983-09-30 | マイクロコンピユ−タの誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180803A JPS6043536B2 (ja) | 1983-09-30 | 1983-09-30 | マイクロコンピユ−タの誤動作防止装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13051278A Division JPS5557956A (en) | 1978-10-25 | 1978-10-25 | Malfunction prevention unit of microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5981745A JPS5981745A (ja) | 1984-05-11 |
| JPS6043536B2 true JPS6043536B2 (ja) | 1985-09-28 |
Family
ID=16089613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180803A Expired JPS6043536B2 (ja) | 1983-09-30 | 1983-09-30 | マイクロコンピユ−タの誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043536B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252152U (ja) * | 1986-09-13 | 1987-04-01 | ||
| JPS6282957U (ja) * | 1985-11-12 | 1987-05-27 | ||
| JPS62143657U (ja) * | 1986-03-03 | 1987-09-10 | ||
| JPS6326554U (ja) * | 1986-08-01 | 1988-02-22 | ||
| JPS63177260U (ja) * | 1987-05-07 | 1988-11-16 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008229797A (ja) * | 2007-03-22 | 2008-10-02 | Mitsutoyo Corp | 垂直直動装置 |
| JP6493966B2 (ja) * | 2015-03-11 | 2019-04-03 | Ｎｅｃエンベデッドプロダクツ株式会社 | 起動状態識別装置、制御方法及びプログラム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5229898B2 (ja) * | 1972-02-18 | 1977-08-04 | ||
| JPS517845A (en) * | 1974-07-08 | 1976-01-22 | Nippon Denso Co | Seigyoyokeisankino fueiruseefukairo |
| JPS5255347A (en) * | 1975-10-30 | 1977-05-06 | Nippon Denso Co Ltd | Fail-safe system of control computer |
-
1983
- 1983-09-30 JP JP58180803A patent/JPS6043536B2/ja not_active Expired
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282957U (ja) * | 1985-11-12 | 1987-05-27 | ||
| JPS62143657U (ja) * | 1986-03-03 | 1987-09-10 | ||
| JPS6326554U (ja) * | 1986-08-01 | 1988-02-22 | ||
| JPS6252152U (ja) * | 1986-09-13 | 1987-04-01 | ||
| JPS63177260U (ja) * | 1987-05-07 | 1988-11-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5981745A (ja) | 1984-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363092A (en) | Malfunction preventing system for a microcomputer system | |
| US4775957A (en) | Microcomputer with abnormality sensing function | |
| US8954801B2 (en) | Microcomputer and method of operation thereof | |
| US7103738B2 (en) | Semiconductor integrated circuit having improving program recovery capabilities | |
| GB2072883A (en) | Automatic control of ic engines | |
| JPH0237151A (ja) | エンジン制御装置 | |
| JPS6043536B2 (ja) | マイクロコンピユ−タの誤動作防止装置 | |
| US4312315A (en) | System for digital control of operation of internal combustion engine | |
| JP2593915B2 (ja) | ダブルマイコンシステム暴走防止回路 | |
| JPH0797321B2 (ja) | 割込み信号の処理方法 | |
| JP4692514B2 (ja) | 電子制御装置 | |
| JP6443202B2 (ja) | 車両の電子制御装置 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JP2967219B2 (ja) | ディジタル・コンピュータの外部電源瞬断対処装置 | |
| JPH0236003B2 (ja) | ||
| US5119381A (en) | Program execution malfunction detecting method for an automobile controlling device | |
| JPH0325813B2 (ja) | ||
| JPH0559452B2 (ja) | ||
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| JPS58125102A (ja) | エンジン電子制御装置 | |
| JP2583266B2 (ja) | エンジン制御方法、及び、エンジン制御装置 | |
| JPS59162336A (ja) | エンジンアイドル暴走防止装置 | |
| JPH06103467B2 (ja) | 自動車用コンピュータの誤動作防止方法 | |
| JPH10171501A (ja) | ウオッチドッグ付制御回路 | |
| JPH06195244A (ja) | 制御用コンピュータの異常検出装置 |