JPS6041869B2 - フィルム状配線基板 - Google Patents

フィルム状配線基板

Info

Publication number
JPS6041869B2
JPS6041869B2 JP52127505A JP12750577A JPS6041869B2 JP S6041869 B2 JPS6041869 B2 JP S6041869B2 JP 52127505 A JP52127505 A JP 52127505A JP 12750577 A JP12750577 A JP 12750577A JP S6041869 B2 JPS6041869 B2 JP S6041869B2
Authority
JP
Japan
Prior art keywords
film
wiring board
wiring
longitudinal direction
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52127505A
Other languages
English (en)
Other versions
JPS5461468A (en
Inventor
益三 生見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP52127505A priority Critical patent/JPS6041869B2/ja
Publication of JPS5461468A publication Critical patent/JPS5461468A/ja
Publication of JPS6041869B2 publication Critical patent/JPS6041869B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】 本発明は半導体装置組立用のフィルム状配線基板に関
するものである。
電子腕時計用又は卓上電子計算器用に使用されている
半導体集積回路装置の配線基板には、キャリアテープと
称するフィルム状配線基板が用いられる。
このフィルム状配線基板は、第1図に示すようにポリ
イミド系樹脂からなる長尺フィルム1の長手方向に一定
間隔毎に正方形抜穴2を相対する2辺がそれぞれ長尺フ
ィルム1の長手方向の両端縁、軸方向の両端縁に平行に
なるように配列して形成し、この正方形抜穴2の外周囲
には、正方形抜穴2の各辺に平行な細長形抜穴3を形成
し、各正方形抜穴2に一部が突出し、各細長形抜穴3を
横切つて延在するように配線(リード)1を長尺フィル
ム1上に四方へ配設し、このリードの末端を電極パッド
(端子)5として形成し、ここから外部へ電気的に接続
を行なうようにした構造を有する。
半導体ペレットは前記正方形抜穴2内に突出したリード
の一部と電気的に接続される。 フィルム状配線基板は
長尺フィルム1長手方向および幅方向にそれぞれ上記正
方形抜穴2をとりまくように四方向に電極パッド5を配
置している。そして、プローブ検査、巻取り等における
フィルム状配線基板の長手方向の移動は、長尺フィルム
1の長手方向に沿つて設けたフィルム送り用孔4で行わ
れる。 このようなフィルム状配線基板では、第2図に
A、B、C、Dで示すように、検査用プローバのプロー
ブピン8を前記電極パッド5に対応して四方向に配置し
、一つの配線パターン毎に配線の電気的な検査をしてい
る。
すなわち、この電極パッド5の配設では、隣接する配線
パターン間において幅方向の電極パッド5に接続するプ
ローブピン8が密集してショートを生じるため、長尺フ
ィルム1の幅方向の二方向(A及びB)からプローブピ
ン8を配置してマルチヘッド化することができない。こ
のため、フィルム状配線基板の検査工程の時間がかかる
ので、作業能率が極めて悪いという問題があつた。 ま
た、フィルム状配線基板の配線パターン間を大きくする
と、マルチヘッド化が図れる、長尺フィルム1における
配線パターンの面積占有率が低下するので、長尺フィル
ム1が無駄になる。
本発明は上記欠点を考慮してなされたもので、その目
的は検査用プローバのプローブピンのマルチヘッド化を
可能にし、作業能率を向上できるフィルム状配線基板を
提供することにある。また、本発明の他の目的は検査用
プローバのプローブピンのマルチヘッド化を可能にして
作業効率を向上でき、かつ、長尺フィルムの無駄を抑制
できるフィルム状配線基板を提供することにある。
上記目的を達成するための本発明の一実施例は、絶縁性
長尺フィルムと、このフィルムの長手方向に所定の間隔
毎に設けられた矩形の抜穴と、この抜穴内に一端が突出
し、他端が電極バッドとなるように前記フィルムの一主
表面に所定のパターンに形成された複数の配線リードと
からなるフィルム状配線基板であつて、前記矩形の抜穴
はその各辺がフィルムの長手方向または幅方向に対して
それぞれほぼ45長に傾斜するように設けられて成り、
前記複数の電極バッドは前記矩形の抜穴の各辺に沿つて
配設されて成ることを特徴とする。
以下、本発明の実施例を参照して詳細に説明する。第3
図は本発明の一実施例のフィルム状配線基板を示すもの
である。
同図において、1はポリミド樹脂テープからなる長尺フ
ィルム、2は例えば正方形に形成され、半導体ペレット
を収容するための抜穴で長尺フィルム1の長辺方向に対
してその各辺が例えば45に傾斜して配置されている。
3は例えば細長形に形成された抜穴で上記正方形抜穴2
の四辺の周囲にそれぞれ上記抜穴2と平行になるように
形?されている。4は長尺フィルム1の長手方向の両端
に配置されたフィルム送り用孔、5は抜穴2の各辺に略
平行でかつそれを取囲むように設けられた各配線パター
ンの電極バッド、6は金属を上記長尺フィルム±上に被
着し、所定の形状を有するように形成された各配線パタ
ーンにおける配線である。
上記抜穴2は長尺フィルム1の長尺方向に沿つてその中
心部に等間隔に設けられて各配線パターンの中心となる
上記抜穴2から各細長抜穴3を横切つて配線6が四方に
延設される。配線6の一端は上記抜穴2内に突出し、そ
の一部が半導体ペレット7と電気的に接続される。これ
ら各配線パターンの配線uは長尺フィルム±状に錫メッ
キした銅箔膜を形成しこれを所定のパターンに従つて選
択エッチングすることにより形成できる。そして各配線
6の四方に延びる末端に、抜穴2に沿つて各電極バッド
5を形成する。このように構成されたフィルム状配線基
板は、第4図に示すように、抜穴2の交差する二辺に沿
つた電極バッド5を長尺フィルム1の長手方向に所定間
隔a毎で配置するとができるので、A及びBの相対する
二方向に配置するプローブピン8でプローバ検査をする
ことができる。
すなわち、配線パターン内又は隣接する配線パターン間
でプローブピン8の密集によるショートを生じることが
なく、複数の配線パターンを一度に検査できるので、フ
ィルム状配線基板のマルチヘッド化ができる。また、こ
のように構成されたフィルム状配線基板は、マルチヘッ
ド化により隣接する配線パターン間にプローブピン8が
密集することなくなるので、それらの間隔を縮小し、長
尺フィルム1における配線パターンの面積占有率を高め
、長尺フィルム1の無駄を抑制できる。
以上説明したように、本発明のフィルム状配線基板によ
れば、半導体ペレットを収容する矩形の抜穴2を長尺フ
ィルムの長手方向に対して各辺が傾斜するように形成し
、この抜穴2に沿つて電極バッドを設けたことにより、
二方向にプローブピンを配置して複数の配線パターンを
一度に検査できるので、プローバ検査におけるマルチヘ
ッド化ができ、検査工程の作業能率を向上できる。
また、本発明のフィルム状配線基板によれば、マルチヘ
ッド化により隣接する配線パターン間でプローブピンが
密集しなくなるので、それらの間隔を縮小し、長尺フィ
ルムにおける配線パターンの面積占有率を高め、長尺フ
ィルムの無駄を抑制できる。本発明は上記実施例に限定
されるものでなく、その要旨を逸脱しない範囲において
種々変形可能なことは勿論である。
【図面の簡単な説明】
第1図及び第2図は、従来のフィルム状配線基板の平面
図、第3図及び第4図は、本発明の一実施例のフィルム
状配線基板の平面図である。 1・・・・・・長尺フィルム、2・・・・・・正方形抜
穴、3・・・・・・細長形抜穴、4・・・・・フィルム
送り用孔、5・・・電極バッド、6・・・・・・配線、
7・・・・・・半導体ペレト、8・・・・・・プローブ
ピン。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁性長尺フィルムと、このフィルムの長手方向に
    所定の間隔毎に設けられた矩形の抜穴と、この抜穴内に
    一端が突出し、他端が電極パッドとなるように前記フィ
    ルムの一主表面に所定のパターンに形成された複数の配
    線リードとからなるフィルム状配線基板であつて、前記
    矩形の抜穴はその各辺がフィルムの長手方向または幅方
    向に対してそれぞれほぼ45゜に傾斜するように設けら
    れて成り、前記複数の電極パッドは前記矩形の抜穴の各
    辺に沿つて配設されて成ることを特徴とするフィルム状
    配線基板。
JP52127505A 1977-10-26 1977-10-26 フィルム状配線基板 Expired JPS6041869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52127505A JPS6041869B2 (ja) 1977-10-26 1977-10-26 フィルム状配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52127505A JPS6041869B2 (ja) 1977-10-26 1977-10-26 フィルム状配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP58241980A Division JPS59145555A (ja) 1983-12-23 1983-12-23 電子部品

Publications (2)

Publication Number Publication Date
JPS5461468A JPS5461468A (en) 1979-05-17
JPS6041869B2 true JPS6041869B2 (ja) 1985-09-19

Family

ID=14961636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52127505A Expired JPS6041869B2 (ja) 1977-10-26 1977-10-26 フィルム状配線基板

Country Status (1)

Country Link
JP (1) JPS6041869B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183062A (en) * 1981-05-07 1982-11-11 Seiko Epson Corp Patterning layout of tape substrate with inner-lead
JPS6190453A (ja) * 1984-10-09 1986-05-08 Nec Corp フイルムキャリヤーテープ

Also Published As

Publication number Publication date
JPS5461468A (en) 1979-05-17

Similar Documents

Publication Publication Date Title
KR20010029892A (ko) 에리어 어레이형 반도체 장치
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
JPH057868B2 (ja)
JPS6041869B2 (ja) フィルム状配線基板
US6484291B1 (en) Library for storing pattern shape of connecting terminal and semiconductor circuit designed with different design rules
JPH04196253A (ja) 半導体装置用パッケージ
JPH01260884A (ja) 補助パターンを有するプリント配線板
JPS5980957A (ja) 半導体装置
JPS5992554A (ja) 半導体装置
JPS59145555A (ja) 電子部品
JPS6228783Y2 (ja)
JPH0427195Y2 (ja)
JPH0533532B2 (ja)
JPS62188333A (ja) 集積回路装置
JPS5915500Y2 (ja) 半導体記憶装置
JPH0327561A (ja) 半導体装置
JP2502535Y2 (ja) Pga型セラミックパッケ―ジ
JPS5815245A (ja) プロ−ブカ−ド
JP3929302B2 (ja) 大型回路基板
JPS6143437A (ja) 半導体装置
JP2785475B2 (ja) 半導体素子搭載用配線装置
JPS63137439A (ja) 集積回路チツプ
JPH05259214A (ja) 半導体装置
JPH01228155A (ja) 半導体装置
JPS59198742A (ja) 集積回路素子の端子板