JPS6039230A - キ−ボ−ド装置 - Google Patents
キ−ボ−ド装置Info
- Publication number
- JPS6039230A JPS6039230A JP58147488A JP14748883A JPS6039230A JP S6039230 A JPS6039230 A JP S6039230A JP 58147488 A JP58147488 A JP 58147488A JP 14748883 A JP14748883 A JP 14748883A JP S6039230 A JPS6039230 A JP S6039230A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- key
- pulse
- analog touch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は計ｎ機の端末装置としてのキーボードとアナロ
グタッチキー操作車とを一体化してなるキーボード装置
に関する。
グタッチキー操作車とを一体化してなるキーボード装置
に関する。
計算機にステータス情報を送り込むアナログタッチキー
操作卓は、キーボードと近接配置されることがあるが電
気的には互（・に独立した装置６である。
操作卓は、キーボードと近接配置されることがあるが電
気的には互（・に独立した装置６である。
すなわち、第１図に示すよつに、キーボード（１）とア
ナログタッチキー操作車（２）とけ掃作性を考慮して近
接配置され、場合によっては両者が一体化されているも
のの、計ｎ ＭＡ （３１に対してそれぞれ独立したシ
リアル信号を送る電送線（以下シリアル電送線という）
（４）およびステータス情報を送る信＠線（以下ステー
タス信号線という）（５）を有している。
ナログタッチキー操作車（２）とけ掃作性を考慮して近
接配置され、場合によっては両者が一体化されているも
のの、計ｎ ＭＡ （３１に対してそれぞれ独立したシ
リアル信号を送る電送線（以下シリアル電送線という）
（４）およびステータス情報を送る信＠線（以下ステー
タス信号線という）（５）を有している。
この場合、キーボード（１）の信号はシリアルな信号に
変換され、シリアル伝送線（２）を通し’１１算機（３
）に入力され、割込処理がなされる。
変換され、シリアル伝送線（２）を通し’１１算機（３
）に入力され、割込処理がなされる。
しかしながらアナログタッチキー操作卓（２）からの信
号は、キーを押し続けているという状態を示す信号であ
るため、通゛帛のキー人力のようなパルス的処理とは異
っている。したがってキー人力をそのままステータス情
報とし１スデ一タス信号線（５）を通し又、ＲｔＷ、Ｉ
幾（３）Ｋ入力されて、ディジタル入力処理が成される
。
号は、キーを押し続けているという状態を示す信号であ
るため、通゛帛のキー人力のようなパルス的処理とは異
っている。したがってキー人力をそのままステータス情
報とし１スデ一タス信号線（５）を通し又、ＲｔＷ、Ｉ
幾（３）Ｋ入力されて、ディジタル入力処理が成される
。
かくしてアナログタッチキー操作卓（２）とキーボード
（１）とは人力法が異つ１いるのでｌ１ｌｊ 舌をまと
めて１つの装置とすることは困難であった。
（１）とは人力法が異つ１いるのでｌ１ｌｊ 舌をまと
めて１つの装置とすることは困難であった。
又アナログタッチキーが複数個存在する七、ステータス
入力信号線もこれに応じた本数だけ必要であることから
不経済でもあった。
入力信号線もこれに応じた本数だけ必要であることから
不経済でもあった。
本発明は上記のような従来のものの欠点を除去する為に
成されたもので、アナログタッチキーのステータス信号
を、通常のキーボードからの信号と同様のものに変換す
ることによシ、アナログタッチキーを通常のキーボード
の中に含ませ、又計算機への入力線もシリアル伝送線の
みに一元化しうるキーボード装置の提供を目的とする。
成されたもので、アナログタッチキーのステータス信号
を、通常のキーボードからの信号と同様のものに変換す
ることによシ、アナログタッチキーを通常のキーボード
の中に含ませ、又計算機への入力線もシリアル伝送線の
みに一元化しうるキーボード装置の提供を目的とする。
以下、この発明の一実施例を図について説明する。第２
図において、（３）は計ｎ機、（４）はシリアル電送線
、（１１）は通常のキ一部（１１）とアナログタッチキ
一部（１２）とをひとまとめにしたキーボード装置であ
る。第３図はキーボード装置［１０１の内部構成を示す
ブロック図で（２１）は通常のキ一部のキーマトリクス
回路、（２２）はアナログタッチキ一部のマトリクス回
路、（２３）はマトリクス回路（２１）からの接点入力
によりパルス信号を生成するパルス発生回路、（２４）
はマトリクス回路（２４）からの接点入力によりパルス
信号を・生成するパルス発生回路、（２５）はパルス発
生回路（２３）および（２４）の出力信号の論理和をと
るＯＲ回路、（２Ｇ）はキーマトリクス回路（２１）、
（２２）をまとめてスキャンするためにカウンタを含む
キーコード生成回路、（２７）はキーコード生成回路（
２６） 、ＯＲ回路（２５）のキーコード出力を受け１
コード化されたシリアルデータを生成するパラレル−シ
リアル変換回路（以下Ｐ−８変換回路という）をそれぞ
れ示す。
図において、（３）は計ｎ機、（４）はシリアル電送線
、（１１）は通常のキ一部（１１）とアナログタッチキ
一部（１２）とをひとまとめにしたキーボード装置であ
る。第３図はキーボード装置［１０１の内部構成を示す
ブロック図で（２１）は通常のキ一部のキーマトリクス
回路、（２２）はアナログタッチキ一部のマトリクス回
路、（２３）はマトリクス回路（２１）からの接点入力
によりパルス信号を生成するパルス発生回路、（２４）
はマトリクス回路（２４）からの接点入力によりパルス
信号を・生成するパルス発生回路、（２５）はパルス発
生回路（２３）および（２４）の出力信号の論理和をと
るＯＲ回路、（２Ｇ）はキーマトリクス回路（２１）、
（２２）をまとめてスキャンするためにカウンタを含む
キーコード生成回路、（２７）はキーコード生成回路（
２６） 、ＯＲ回路（２５）のキーコード出力を受け１
コード化されたシリアルデータを生成するパラレル−シ
リアル変換回路（以下Ｐ−８変換回路という）をそれぞ
れ示す。
上記の如く構成されたキーボード装置の作用を第４図（
ａ）〜（ｆ）ｉｃ示すタイムチャートをも参照して以下
に説明する。
ａ）〜（ｆ）ｉｃ示すタイムチャートをも参照して以下
に説明する。
先ず、通常のキ一部（１１）のキーを押し操作すると第
４図（ａ）に示す如く、押し操作した時間だけ（Ｈ）レ
ベルになる信号かマトリックス回路（２１）よシ出力さ
れ、これがパルス発生［［（２３）に加えられる。パル
ス発生回路（２３）はキーが押し操作された信号の立ち
あがりを検出して第４図（ｂ）に示すように時間幅が一
定のパルス信号を発生し、ＯＲ回路（２５）を介してｐ
−ｓ変換回路（２７）忙加える。このＰ−８変換回路は
キーコード生成回路（２り内のカウンタのカウント値に
対応して、第４図（０）に示す如く、押し操作されたキ
ーのコード信号を作シシリアル伝送線（４）に送出する
。
４図（ａ）に示す如く、押し操作した時間だけ（Ｈ）レ
ベルになる信号かマトリックス回路（２１）よシ出力さ
れ、これがパルス発生［［（２３）に加えられる。パル
ス発生回路（２３）はキーが押し操作された信号の立ち
あがりを検出して第４図（ｂ）に示すように時間幅が一
定のパルス信号を発生し、ＯＲ回路（２５）を介してｐ
−ｓ変換回路（２７）忙加える。このＰ−８変換回路は
キーコード生成回路（２り内のカウンタのカウント値に
対応して、第４図（０）に示す如く、押し操作されたキ
ーのコード信号を作シシリアル伝送線（４）に送出する
。
一方アナログタッチキ一部（１２）内のキーが信号を人
力している状態にあれば、第４図（（１）に示した如く
これに対応する時間だけ（Ｈ）レベルになる信号がマト
リクス回路（２２）よシ出カされる。
力している状態にあれば、第４図（（１）に示した如く
これに対応する時間だけ（Ｈ）レベルになる信号がマト
リクス回路（２２）よシ出カされる。
パルス発生回路（２４）はこれを受けて、第４図（ｅ）
に示す如く、信号の立上がシおよび立下がシ時に同期し
た時間幅が一定のパルス信号を出方する。
に示す如く、信号の立上がシおよび立下がシ時に同期し
た時間幅が一定のパルス信号を出方する。
これらのパルス信号はＯＲ回路（２５）を介してＰ−８
変換回路（２７）Ｋ加えられる。
変換回路（２７）Ｋ加えられる。
ここで、ＰＳ変換回路はキーのコートヲ表わすだけでな
く、マトリクス回路（２２）よシ出方される信号の立ち
上がりに同期したパルスが、あるいは立下がりに同期し
たパルスかを示す判別ビットを１ビット含むコード信号
を作り、シリアル伝送ＩＩｉ！（４１に送出する。
く、マトリクス回路（２２）よシ出方される信号の立ち
上がりに同期したパルスが、あるいは立下がりに同期し
たパルスかを示す判別ビットを１ビット含むコード信号
を作り、シリアル伝送ＩＩｉ！（４１に送出する。
この場合、キーコードのビットより１ビット多くテーク
のピット数を決めるようにすれば判別ビットを含ませる
ことができる。もちろん、通常のキ一部（１１）のキー
によるシリアルデータ（第４図（１３）３では、このビ
ットを使用しないようにする。
のピット数を決めるようにすれば判別ビットを含ませる
ことができる。もちろん、通常のキ一部（１１）のキー
によるシリアルデータ（第４図（１３）３では、このビ
ットを使用しないようにする。
計算機（３）ではこの判別ビットを見ることによりアナ
ログタッチキーの状態を知ることが出来る。
ログタッチキーの状態を知ることが出来る。
以上の説明によって明らかな如く、本発明によれば、ア
ナログタッチキー人力仁−号を通常のキー人力信号と同
様のパルス信号に変換し１、シリアル信号を出力するた
め、複数のアナログタッチキーも通常のキーと共通の７
リアル伝送線で計算機へ入力することができる。
ナログタッチキー人力仁−号を通常のキー人力信号と同
様のパルス信号に変換し１、シリアル信号を出力するた
め、複数のアナログタッチキーも通常のキーと共通の７
リアル伝送線で計算機へ入力することができる。
かくして両者を−まとめにしたキーボード装置を構成し
得、省スペースとともに、計算を幾への入力線もシリア
ル伝送線に一元化され−ｒ、紅済的となる効果がある。
得、省スペースとともに、計算を幾への入力線もシリア
ル伝送線に一元化され−ｒ、紅済的となる効果がある。
第１図は、キーボードとアナログタッチキー操作卓の配
置および接続門係を説明するためのブロック図、第２図
は本発明罠係るキーボード装置の一実施例の外的構成を
示すブロック図、第３図は同実施例の内部の詳細な構成
を示すブロック図、倉）４図（ａ）〜（ｆ）は同実施例
の作用を説明するためのタイムチャートである。 （１１・・・・・・キーボード、（２）・・・・・・ア
ナログタッチキー操作卓、（３）・・・・・・清算機、
（４）・・・・・・シリアル電送線、（５）・・・・・
・ステータス信号１、（１０）−・・・・・キーボード
装置、（１１）・・・・・・通常のキ一部、（１２）・
・・・・・アナログタッチキ一部、（２１Ｌ（２２）・
・・・・・キーマトリックス回路、（２３）・・・・・
・パルス発生回路、（２５）・・・・・・ｏＲ回路、（
２６）・・・・・・キーコード生成回路、（２７）・・
・・パラレル−シリアル変換回路。 代理人 大 岩 増 雄 第１図 □ （ 第２図 。 第３図 第４図 ［０） ：ｂ）−
置および接続門係を説明するためのブロック図、第２図
は本発明罠係るキーボード装置の一実施例の外的構成を
示すブロック図、第３図は同実施例の内部の詳細な構成
を示すブロック図、倉）４図（ａ）〜（ｆ）は同実施例
の作用を説明するためのタイムチャートである。 （１１・・・・・・キーボード、（２）・・・・・・ア
ナログタッチキー操作卓、（３）・・・・・・清算機、
（４）・・・・・・シリアル電送線、（５）・・・・・
・ステータス信号１、（１０）−・・・・・キーボード
装置、（１１）・・・・・・通常のキ一部、（１２）・
・・・・・アナログタッチキ一部、（２１Ｌ（２２）・
・・・・・キーマトリックス回路、（２３）・・・・・
・パルス発生回路、（２５）・・・・・・ｏＲ回路、（
２６）・・・・・・キーコード生成回路、（２７）・・
・・パラレル−シリアル変換回路。 代理人 大 岩 増 雄 第１図 □ （ 第２図 。 第３図 第４図 ［０） ：ｂ）−
Claims (1)
- アナログタッチキーと、このアナ日グタッチキーの入力
開始および終了をそれぞれ検出してパルスを発生するパ
ルス発生回路と、このパルス発生回路の出力パルスをコ
ード化して送出する信号変換回路とを具備したことを特
徴とするキーボード装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147488A JPS6039230A (ja) | 1983-08-10 | 1983-08-10 | キ−ボ−ド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147488A JPS6039230A (ja) | 1983-08-10 | 1983-08-10 | キ−ボ−ド装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039230A true JPS6039230A (ja) | 1985-03-01 |
Family
ID=15431520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58147488A Pending JPS6039230A (ja) | 1983-08-10 | 1983-08-10 | キ−ボ−ド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039230A (ja) |
-
1983
- 1983-08-10 JP JP58147488A patent/JPS6039230A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2136246A (en) | Combined telephone and modem | |
| US4121048A (en) | Multiple shift electronic keyboard | |
| US4369493A (en) | Response time monitor | |
| JPS6039230A (ja) | キ−ボ−ド装置 | |
| JPS6180325A (ja) | ポインテイングデバイスの情報入力方式 | |
| JP3321955B2 (ja) | キーボード装置 | |
| JPS5916034A (ja) | 入力装置結合方式 | |
| JP2001142620A (ja) | キーボード | |
| JPS59178533A (ja) | キ−ボ−ド式入力装置 | |
| SU732838A1 (ru) | Устройство ввода символьной информации | |
| SU1037233A1 (ru) | Устройство дл ввода информации | |
| SU1282109A1 (ru) | Устройство дл ввода информации | |
| KR880000422B1 (ko) | 매트릭스 키와 데이터선별기의 조합방법 | |
| SU875372A1 (ru) | Устройство дл ввода информации | |
| JPH02274141A (ja) | キーボードのモード切換装置 | |
| JPH0519936A (ja) | コンピユータのキーボード型入力装置 | |
| JPS6043525B2 (ja) | キ−ボ−ド装置 | |
| SU949665A1 (ru) | Устройство дл подготовки данных на перфоленте дл координатографа | |
| McPartland et al. | A computer-compatible multichannel event counting and digital recording system | |
| JP2510016B2 (ja) | キ―入力装置 | |
| JPH08194572A (ja) | キー入力装置 | |
| GB2052812A (en) | Computer response time monitor | |
| JPS58191026A (ja) | パ−ソナルコンピユ−タ用外部入力装置 | |
| JPS61182154A (ja) | 信号伝送方式 | |
| JPS60142725A (ja) | キ−入力装置 |