JPS61182154A - 信号伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複数の接点を有する入力装置と処理装置との
間を結合し、相互にデータを送受する信号伝送方式に係
シ、特に、入力装置側で異常が発生した場合の異常検出
、処理に係る信号伝送方式％式％ 〔発明の背景〕 従来の装置は、例えば特開昭５７−１７４６３３号公報
に記載されているように、操作者の入力装置に対する使
い易さを目的として、入力装置と処理装置との間のケー
ブルに可とう性を持たせるため、少ない配線によっての
接続が可能となるように、データ送受を一本の信号線に
よって行うシリアル伝送方式を採用していた。

しかしながら、前記のデータ伝送方式では、データ伝送
及び制御を含めた信号線が一本のみであシ、入力装置に
対するリセット等の制御線が、専用には設けられていな
かった。

このため、データの送受信の途中に、異常状態、たとえ
ば、入力装置側が雑音により、または電源の瞬間的な停
電、あるいは、ケーカνの一時的な脱着等による誤動作
を生じた場合には、あらかじめ定められたデータ伝送手
順が乱れ、場合によっては、入力装置及び処理装置両者
がデータ待ち状態となり、その後のデータ送受が不可能
となる現象が発生するという不具合があった。

〔発明の目的〕

本発明は、前記従来技術の欠点を解消し、人力装置と処
理装置との間の信号線が一本のみで、制御信号線がない
場合であっても、入力装置側の異常状態時には、常に、
処理装置側がデータ要求側、入力装置側がデータ送出側
となるようにすることにより、データ送受が途絶えるこ
となく継続可能な信号伝送方式の提供を、その目的とす
るものである。

〔発明の概要〕

本発明例係る信号伝送方式は、複数の接点を有する入力
装置と、その入力装置からの信号を処理する処理装置間
を、少なくとも３本の配線で結合し、これらの配線のう
ちの少なくとも１本を信号用として使用し、その信号線
上で相互に信号を送出あるいは受信するように構成した
信号伝送方式において、入力装置側で、当該処理装置側
での受信データ処理が不可能となるような異常状態のと
きの復帰時に、必ず当該入力装置よジスタートパルスを
送出することにより、処理装置側の受信データ処理を可
能とし、入力装置及び処理装置両者がデータ待ち状態と
なることを無くすようにしたものである。

さらに補足すると、次のとおシである。

本発明は、前記の目的達成のため、入力装置側が異常状
態となり、その結果、リセット状態となった場合には、
その復帰時に、必ず入力装置側よシデータのスタートビ
ットに相当する一定幅長のパルスを送出することにより
、処理装置及び人力装置両者が共に、データ待ち状態と
なることを防ぐものである。

すなわち、処理装置側が受信状態時に、入力装置側が異
常状態となった場合においても、人力装置が共に受信状
態となることがないようにすることを含め、人力装置側
より強制的にローパルスが１ピツトからなる擬似的なデ
ータを送出することにより、該データを処理装置が受信
し、さらに新たな受信データを要求するための送信を行
うという、途絶えることのない、継続した送受信シーケ
ンスを可能としたものである。

〔発明の実施例〕

本発明に係る信号伝送方式の実施例を、各図を参照して
説明する。

第１図は、本発明の一実施例に係る信号伝送方式の実施
に供されるワードプロセッサの一般的な外観構成を示す
斜視図、第２図は、第１図に示す構成を布線系よりみた
ブロック図、第３図は、第２図に示す主制御回路の構成
を示すブロック図、第４図は、本発明の一実施例に係る
信号伝送方式の実施に用いられる、主制御回路における
キー人力制御装置と、入力装置間の詳細構成を示すブロ
ック図、第５図は、第４図の回路動作を説明したタイミ
ングチャート図、第６図は、本発明の一実施例の処理手
順を示すフローチャート図、第７図は、第３図に示した
、主制御回路におけるキー人力制御装置と、入力装置間
の一般的構成を示すブロック図、第８図は、その入力装
置起動側のときのタイミングを示すフォーマット図、第
９図は、そのデータ転送時のシリアル転送を示すフォー
マット図である。

次に、まず、一般的構成を示す第７図に係るものについ
て説明する。

すなわち、第１図において、１は本体を示し、この本体
１は、入力装置３からの信号を処理する処理装置に係る
ものでｓｂ、かつ、記録媒体である、たとえばフレキシ
ブルディスク装置４が収納されている。また、２は表示
部であるＣＲＴモニターに係るＣＲ，Ｔであり、これに
よシ状態表示が行われ、印刷出力はプリンタ５よりなさ
れる。

入力装置３は、複数の接点を有する入力装置であり、本
体１の前部に配置され、操作者による文字等の入力を可
能とするように構成されている。

また、第２図において、人力装置３からの信号を処理す
る処理装置に係る主制御回路６とＣＲＴ２゜フレキシブ
ルディスク装置４及び入力装置３との各装置間は、少な
くとも３本の配線に係るケーブル７．８及び９′を接続
され、表示、記憶及び入力のためのデータが、ケーブル
７．８、及び９を経由しての伝送を可能とするように構
成されているものであり、これらの配線のうちの少なく
とも１本であるケーブル７を信号用として使用し、その
信号線上で相互に信号を送出あるいは受信するように構
成したものである。

さらに、第３図に示すように、前記の主制御回路６は、
次のものから構成されている。

すなわち、プログラム蓄積形計算ユニットである中央処
理装置に係るＣＰＵＩ　Ｏと、このＣＰＵ１０により電
源投入時に実行されるべきプログラムラ記憶しているブ
ートリードオンメモリ（以下、ブートＲＯＭと称す）１
１と、さきの本体１が文書編集装置等としての機能を実
行するためのプログラムを記憶するプログラムメモリ１
２と、そのグログラムを常時記憶しておくとともに、フ
レキシブルディスク装置４を制御するフレキシブルディ
スク制御回路（以下、ＦＤＣと称す）１３と、ドツトマ
トリクスで漢字を表わすドツトデータを漢字コードを索
引として記憶しているキャラクタジェネレータ１４と、
ＣＰＵ１０の指令に従ってキャラクタジェネレータ１４
よりドツトデータを読み出し、ＣＲＴ２を動作させる信
号を発生するＣＲＴコントローラ１５と、入力装置３か
らのキー人力情報を制御するキー人力制御装置に係るキ
ー人力ＣＥ１６とから構成され、各回路相互間は、パス
ライン２０で結合されている。

前記の構成において、いま電源が投入されると、ＣＰＵ
ｌ０は、イニシャルプログラムローダであるブートＲＯ
Ｍ１１に記憶されたプログラムを実行する。

一般に係るプログラムでは、フレキシブルディスク装置
４にセットされたフレキシブルディスクに記憶されてい
るデータを、プログラムメモリ１２に転送する。

そして、この転送が終了すると、ＣＰＵ１ｏは、プログ
ラムメモリ１２に記憶された文書編集装置等としてのプ
ログラムの先頭番地に制御を分岐する。

その結果、入力装置３でのキー操作入力に従い、キー人
力ＣＥ　１．６及び、ＣＰＵｌ０を介してＣＲＴ２への
文字の表示、文書偏集等の処理が可能となるものである
。

しかして、既述のように、第７図は、第３図に示すキー
人力ＣＥ１６と、入力装置３の一般的構成を示すブロッ
ク図である。

この第７図において、キー人力ＣＥ１６ｒｆｉ、処理集
積回路（以下、処理ＩＣと称す）３０と、この処理ＩＣ
３０のＴＸ２端子及び、ＲＸ２端子に接続された情報送
受用のオープンコレクタ型ノパツファ素子３１及び４５
と、該バッファ素子３１及び４５の他方の端子に接続さ
れた信号線３２とから構成されている。

また、入力装置３は、演算大規模集積回路（以下、演算
ＬＳＩと称す）３３と、この演算ＬＳＩ３３のＴＸ１端
子及びＲＸＩ端子に接続された、情報送受用のオープン
コレクタ型のバッファ素子３４及び３５と、そのバッフ
ァ素子３４及び３５の他方の端子に接続されたデータを
重畳する信号線３２と、抵抗を介して接続された電源と
、演算ＬＳＩ３３の他の端子に接続されスイッチオン箇
所の抽出に使用するセレクタ回路３６と、デコーダ回路
３７と、これらのセレクタ回路３６及びデコーダ回路３
７の他方の端子に接続されたスイッチマトリクス３８と
、発光ダイオード４１の点灯用として演算ＬＳＩ３３の
他の端子に接続されたＮＯＴ素子３９と、このＮＯＴ素
子３９の他方の端子に接続された該発光ダイオード４１
と、その発光ダイオード４１の他方の端子に抵抗を介し
て接続された電源と、ブザー４４の鳴動用として演算Ｌ
ＳＩ３３の他の端子に接続されたバッファ素子４０と、
このバッファ素子４０の他方の端子に接続された２人力
ＮＡＮＤ素子４３と、その２人力ＮＡＮＤ素子４３の他
方の端子に人力として接続された発振回路４２と、同２
人力ＮＡＮＤ素子４３の他方の端子に出力として接続さ
れたブザー４４と、このブザー４４の他方の端子に接続
された゛電源と、演算ＬＳＩ３３の他方の端子に接続さ
れたＰポート人力５３とから構成されている。

なお、２０は・ぐスライン、５０．５１はアドレス信号
、５２は出力信号、５４は電源を示すものである。

次に、上記の一般的構成に係るものの動作を説明する。

すなわち、前記構成のものの動作としては、さきのＣＰ
Ｕｌ０からパスライン２０を経由したデータが、処理Ｉ
Ｃ３０に与えられると、ＴＸ２端子よりデータを出力し
、バッファ素子３１を経由して信号線３２に送出される
。

このデータは、ケーブル７を通り、入力装置３の中にあ
るバッファ素子３５を経由して、演算Ｌ　Ｓ　１．３３
へ人力される。

そして、その入力後、データを判別し、結果をＮＯＴ素
子３９を経由して発光ダイオード４１を点灯するか、あ
るいは、バッファ素子４０を経由して２人力ＮＡＮＤ素
子４３の入力端子をハイレベルにして、他の入力端子に
発振回路４２の出力が接続されていることにより、その
発振回路４２の出力に同期してブザー４４を鳴動させる
ものである。

次に、目的とするスイッチオン箇所の抽出として、セレ
クタ回路３６及びデコーダ回路３７へ、それぞれアドレ
ス信号５０及び５１を出力し、スィッチマトリクス３８
全体をスキャンニング操作する。

そして、その処理中、セレクタ回路３６の出力信号５２
に着目し、この出力信号５２がノ・イレベルの時、スイ
ッチがオンしていることを表わす。

すなわち、アドレス信号５０及び５１が、そのスイッチ
オンアドレスを表わしていることになる。

この処理を継続して、スイッチマトリクス３８中のスイ
ッチオンアドレスを抽出し、演３（ＬＳＩ３３のＴＸＩ
端子よりデータを出力し、これは、バッファ素子３４を
経由して信号線３２へ送出される。

しかして、このデータは、図中のケーブル７を通り、キ
ー人力ＣＥ１６の中にあるバッファ素子４５を経由して
、処理ＩＣ３０へ入力される。

このような処理の結果で送出されたデータは、パスライ
ン２０を経由して、ＣＰＵｌ０により判別されるもので
ある。

ここで、第８図は、入力装置３が起動側のときのタイミ
ングを示すフォーマット図である。

この第８図において、５５はスイッチマトリクススキャ
ンニング情報、５６は入力装置３からキー人力ＣＥ１６
へのデータ転送情報、５７はキー人力ＣＥ１６から入力
装置３へのデータ転送情報を示すものである。

そして、前記のような一連の動作が特定のパターンで繰
り返すようにしている。

また、第９図は、前記のデータ転送時のシリアル転送を
示すフォーマット図である。

すなわち、第９図（Ａ）において、スタートビット８Ｔ
Ｂ及びストップピッ）ＳＴＰＢで挾まれた８ビツトのデ
ータＤＴからなるフォーマットは、ノンリターンゼロ（
以下、ＮＲ，Ｚと称す）方式と呼ばれ、第９図ＣＢ）に
示すように、スタートピットＳＴＢの立下がりタイミン
グにとらえ、データの各ビットの中央をねらいながらサ
ンプリング（Ｓ１〜８１０）Ｌ、データＤＴを読み取る
ものである。

以上のような方式により、通常状態においては、信号の
送信、及び受信が交互に行われる。

次に、本発明に係る信号伝送方式の一実施例を説明する
。

ここで、以上に述べた入力装置３が異常状態となった場
合に対応するための対策回路を設けた、本発明の一実施
例の実施に供されるもののブロック図が第４図である。

すなわち、第４図は、さきのｇ７図で示したキー人力Ｃ
Ｅ１６と、入力装置３部の一般的構成のうち、本発明に
関する処理ＩＣ３０と演算ＬＳＩ３３間の回路構成を詳
細に示したものである。

図で、３Ａは入力装置であシ、さきの入力装置３を入力
装置３Ａの構成としたものである。

しかして、データの送受信は、キー人力ＣＥ１６部の処
理ＩＣ３０と入力装置３Ａ部の演算Ｌ　Ｓ　Ｉ３３間で
行われる。

データは、処理ＩＣ３０に接続されたバッファ素子３１
及び４５と、演算ＬＳＩ３３に接続されたバッファ素子
３５及びＮＯＲ素子６２を経由して信号線３２によって
伝達される。

入力装置３入側に存在するリセット回路６０は、既述の
異常状態に係る雑音（ノイズ）等の影響により電源ライ
ンが変動した場合に、リセット信号６３を発生するもの
である。

具体的には、抵抗Ｒ１，Ｒ，２の分圧比により得られる
電源電圧値と、抵抗Ｒ３、定電圧素子ＺＤ１とコンデン
サＣ１により得られる基準電圧値を電圧比較器６５によ
り比較検出することにより、入力装置３Ａ側の電源電圧
が基準値より低くなった時に、リセット信号６３として
ローレベル出力を発生するものである。

一定パルス幅生成回路６１は、任意のパルス幅のリセッ
ト信号６３が入力された場合、リセット信号１ｆｌ　除
ｅ−に、一定時間長のローレベル・くルスノスタート信
号６４を発生する回路である。

この第４図の回路動作を説明したタイミングチャート図
が第５図である。

入力装置３Ａがリセット状態時は、リセット信号６３け
ローレベルとなり、リセット解除後は・・イレベルに復
帰する。スタート信号６４は、リセットが解除され、リ
セット信号が・・イレベルとなったのちに、一定時間長
の・・イレペルパルスとして出力されるものである。

キー人力ＣＥ　１６−１１のボードよりみた場合には、
さきの第９図に示したデータ構造のうち、スタートビッ
トＳＴＢのみが存在する不完全な転送データとみなされ
る。

次に、第６図を用い、一実施例の処理フローチャートに
ついて説明する。

電源投入後、ステップ７０．７５において、キー人力Ｃ
Ｅ１６及び人力装置３　Ａ　ｆ初期化するイニシャル処
理が行われる。

イニシャル処理においては、人力装置が、たとえばＪＩ
Ｓ配列のキーボードであるか、全文字配列のタブレット
であるか等の情報がキー人力ＣＥ１６１１１１へ云えら
れ、さらに内部カウンタの初期化等の処理がなされる。

イニシャル処理が終了したのちは、入力装置３Ａ側は待
ち状態となり、キー人力ＣＥ１６側よりステップ７１で
スキャンニング開始指示データ送出処理がなされる。

この処理は、入力装置３Ａが、次から起動側になること
を示すデータを送出するものであり、ステップ７６で受
信データ判別処理により判別される。

ついで、ステップ７７でスキャンニング動作処理が行わ
れる。

このスキャンニング動作とは、一般的なものの第７図で
示したスイッチマトリクス３８内の「オン」しているス
イッチを抽出する動作と同憬様のものを示すものでアシ
、このスイッチオンアドレスの抽出が終了すると、ステ
ップ７８で、スイッチが「オフ」であった場合も含めて
、スイッチアドレスの送出がキー人力ＣＥ１６に対して
行われる。

キー人力ＣＥ１６は、ステップ７２で前記のスイッチア
ドレスデータを受信し、その受信データ判別を行う。こ
の時、人力装置３Ａよりのデータが正常であれば、キー
人力ＣＥ１６は受信データに応じた入力装置３Ａに対す
る制御データをステップ７４で送出する。

ここで、この制御データとは、入力装置３ＡにあるＬＥ
Ｄ、ブザー等の点灯、鳴動のオン、オフ情報等を含むも
のである。

次に人力装置３Ａ側は、ステップ７９でスイッチアドレ
ス送出後の受信すべき制御データの受信データ判別処理
を行い、ステップ８０で受信した制御データに応じたＬ
ＥＤ点灯等の、制御データ処理を行うものである。

通常は、以上のような入力装置３Ａ側よりのスイッチア
ドレスの送出９０、キー人力ＣＥ１６側よりの制御デー
タの送出９１が交互に繰り返し行われる。

このような繰り返し処理がなされている時に、入力装置
３Ａ側で異常状態が発生し、第４図に示すリセット信号
６３が出力された場合は、第５図に示したように、強制
的にスタートパルスのみが入力装置３Ａ側よシ送出され
る。

この時、キー人力ＣＥ１６Ｉ／ｉステップ７３でアドレ
スデータのデータ構造をチェックしており、データがス
タートパルスのみのような異常時には、イニシャル処理
７０へ戻ることとなる。また、入力装置３Ａ側も異常状
態が復帰した時には、イニシャル処理７５へ戻り、両者
、電源投入後と同様な処理が再開されることとなる。

以上のようなシーケンスにおいて、仮に、入力装置３Ａ
側が異常状態となっても、スタート信号が発生しない場
合には、キー人力ＣＥ１６は永久にステップ７２でアド
レスデ７夕を待つこととなり、／ステムはロック状態と
なる。

これに対し、本発明では、入力装置３Ａが異常状態とな
った場合においても、必ず擬似的なデータが送出される
ので、キー人力ＣＥ１６は待ち状態とならず、システム
は初期状態に復帰するものである。

本実施例によれば、処理装置と人力装置間のデータの送
受信がシリアル伝送方式であり、信号線が最少な数であ
り、リセット信号等の制御線がない場合であっても、信
号線の数を増やすことなく、入力装置が異常状態となっ
た場合には、スタートビットのみよりなる擬似的なデー
タを送出することによシ、処理装置側に、簡単に異常状
態であることを検知せしめることが可能である。

また、異常状態が解除されたのちは、入力装置、処理装
置とも初期状態に復帰するため、従来におけるデータ信
号の送受信シーケンスが崩れてロックするという不都合
を解消し、再度データの交信ができるという利点がある
。

しかして、上記実施例においては、異常状態に係るとし
て、雑音等の影響により電源ラインが変動した場合を例
示したが、これは、このほか、電源の瞬間的停電、ケー
ブルの一時的な脱着等による誤動作を含むものである。

また、上記実施例に供される回路構成における一定パル
ス幅生成回路は、これを設けることなく、ソフトウェア
により代替しうるものである。

さらに、本発明に係るものは、上述に加え、ソフトウェ
アのフローにおけるステップなどの不正常な遷移状態の
発生時に係る異常状態においても、有効に対処できるも
のである。

上記に加え、本発明に係るものは、ワープロ以外に、パ
ソコン、オフコンなど同種のものに適用できる汎用的な
ものである。

〔発明の効果〕

本発明によるときは、従来技術の欠点を解消し、入力装
置と処理装置との間の信号線が一本のみで、制御信号線
がない場合であっても、入力装置側の異常時には、常に
、処理装置側がデータ要求側、入力装置側がデータ送出
側となるようにすることにより、データ送受が途絶える
ことなく継続可能な信号伝送方式を提供しうるものであ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る信号伝送方式の実施
に供されるワードプロセッサの一般的な外観構成を示す
斜視図、第２図は、第１図に示す構成を布線系よシ見た
ブロック図、第３図は、第２図に示す主制御回路の構成
を示すブロック図、第４図は、本発明の一実施例に係る
信号伝送方式の実施に用いられる、主制御回路における
キー人力制御装置と、入力装置間の詳細構成を示すブロ
ック図、第５図は、第４図の回路動作を説明したタイミ
ングチャート図、第６図は、本発明の一実施例の処理手
順を示すフローチャート図、第７図は、第３図に示した
、主制御回路におけるキー人力制御装置と、入力装置間
の一般的構成を示すブロック図、第８図は、その入力装
置起動側のときのタイミングを示すフォーマット図、第
９図は、そのデータ転送時のシリアル転送を示すフォー
マット図である。 ３Ａ・・・入力装置、７・・・ケーブル、１６・・・キ
ー人力ＣＥ１２０・・・パスライン、３０・・・処理Ｉ
Ｃ，３３・・・演算ＬＳＩ、６０・・・リセット回路、
６１・・・一定人力表１

Claims (1)

1. 【特許請求の範囲】 １、複数の接点を有する入力装置と、その入力装置から
   の信号を処理する処理装置間を、少なくとも３本の配線
   で結合し、これらの配線のうちの少なくとも１本を信号
   用として使用し、その信号線上で相互に信号を送出ある
   いは受信するように構成した信号伝送方式において、入
   力装置側で、当該処理装置側での受信データ処理が不可
   能となるような異常状態のときの復帰時に、必ず当該入
   力装置よりスタートパルスを送出することにより、処理
   装置側の受信データ処理を可能とし、入力装置及び処理
   装置両者がデータ待ち状態となることを無くすようにし
   たことを特徴とする信号伝送方式。 ２、特許請求の範囲第１項記載のものにおいて、スター
   トパルスとして、一定幅長の擬似的なデータに係るもの
   を送出するようにしたものである信号伝送方式。