JPS6035986A - モ−タの制御装置 - Google Patents
モ−タの制御装置Info
- Publication number
- JPS6035986A JPS6035986A JP58141829A JP14182983A JPS6035986A JP S6035986 A JPS6035986 A JP S6035986A JP 58141829 A JP58141829 A JP 58141829A JP 14182983 A JP14182983 A JP 14182983A JP S6035986 A JPS6035986 A JP S6035986A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microcomputer
- motor
- counter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/292—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC
- H02P7/293—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC using phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複写機等に用いられるモータの制御装置に
係り、特に駆動用のモータの速度の連続変倍を行うため
に光学系の速度を連続的に制御するに好適なＰＬＬ速度
制御装置に関するものである。
係り、特に駆動用のモータの速度の連続変倍を行うため
に光学系の速度を連続的に制御するに好適なＰＬＬ速度
制御装置に関するものである。
従来、この種の装置はハードウェアで構成され、連続的
にモータの速度を変化させるために分周器を使って基準
周波数や駆動用のモータのエンコーダからの帰還周波数
を分周したり基準周波数を切り換えることによって行わ
れており、さらには制御範囲が広いため、フィルタなど
の各要素を調整して切り換えることが必要であり、その
ため装置が大きくなるという欠点があった。
にモータの速度を変化させるために分周器を使って基準
周波数や駆動用のモータのエンコーダからの帰還周波数
を分周したり基準周波数を切り換えることによって行わ
れており、さらには制御範囲が広いため、フィルタなど
の各要素を調整して切り換えることが必要であり、その
ため装置が大きくなるという欠点があった。
この発明は、上記欠点を除去するためになされたもので
、マイクロコンピュータを用いることにより、装置の小
型化をはかること、ならびにマイクロコンピュータによ
る高精度、広範囲のＰＬＬ速度制御を実行することを目
的とする。
、マイクロコンピュータを用いることにより、装置の小
型化をはかること、ならびにマイクロコンピュータによ
る高精度、広範囲のＰＬＬ速度制御を実行することを目
的とする。
第１図はこの発明の一実施例の回路図である。
この図で、１はモータの速度を指定するテンキー、２は
マイクロコンピュータの内部のカウンタを駆動する発振
器、３は速度制御を行うマイクロコンピュータ（以下マ
イコンという）で、カウンタ３Ａを有しており、このカ
ウンタ３Ａは発振器２のクロックをカランＩ・してテン
キー１からのモータ速度指定に従って位相比較のための
基準周波数信号ＦＳを発生する。４は出力線で、後述す
るようにマイコン３内で作成された位相比較信号ＰＣを
出力する。５はプログラマブル・ワンショクｌ−マルチ
バイブレーク（以下ワンショットマルチという）で、マ
イコン３から出力されるデータ６、発振器２の出力およ
び後述するエンコーダからの帰還信号ＦＧとから速度制
御信号ＦＶを作成し出力線７に出力する。８は前記位相
比較信号ＰＣと速度制御信号ＦＶの加算回路、９はパル
ス幅変調（ＰＷＭ）を行うコンパレータ、１０はモータ
を駆動するドライバ、１１はモータ、１２は前記モータ
１１の回転を検出するエンコーダで、帰還信号ＦＧを発
生し、マイコン３とワンショッ］・マルチ５へ入力する
。１３〜１６は電子ボリューム、１７はコンデンサであ
る。また、１８はＰＣ利得制御信号、１９はＦＶ利得制
御信号、２０はフィルタ制御信号、２１はスレッショル
ドレベル制御信号であり、それぞれ電子ボリュームの制
御信号１８〜２１の値を変化させて調整を行うものであ
る。
マイクロコンピュータの内部のカウンタを駆動する発振
器、３は速度制御を行うマイクロコンピュータ（以下マ
イコンという）で、カウンタ３Ａを有しており、このカ
ウンタ３Ａは発振器２のクロックをカランＩ・してテン
キー１からのモータ速度指定に従って位相比較のための
基準周波数信号ＦＳを発生する。４は出力線で、後述す
るようにマイコン３内で作成された位相比較信号ＰＣを
出力する。５はプログラマブル・ワンショクｌ−マルチ
バイブレーク（以下ワンショットマルチという）で、マ
イコン３から出力されるデータ６、発振器２の出力およ
び後述するエンコーダからの帰還信号ＦＧとから速度制
御信号ＦＶを作成し出力線７に出力する。８は前記位相
比較信号ＰＣと速度制御信号ＦＶの加算回路、９はパル
ス幅変調（ＰＷＭ）を行うコンパレータ、１０はモータ
を駆動するドライバ、１１はモータ、１２は前記モータ
１１の回転を検出するエンコーダで、帰還信号ＦＧを発
生し、マイコン３とワンショッ］・マルチ５へ入力する
。１３〜１６は電子ボリューム、１７はコンデンサであ
る。また、１８はＰＣ利得制御信号、１９はＦＶ利得制
御信号、２０はフィルタ制御信号、２１はスレッショル
ドレベル制御信号であり、それぞれ電子ボリュームの制
御信号１８〜２１の値を変化させて調整を行うものであ
る。
ところで、モータ１１の連続変倍はドラム速度一定のと
き光学系のスキャンニング速度を連続的に変化させるこ
とによって実現できる。等倍コピーのとき光学系駆動用
のモータ１１のエンコーダ１２の帰還信号ＦＧの周波数
を１ＫＨｚ （周期Ｔ−１ｍｓ）とし、倍率１％刻みで
変化させた場合、周期Ｔは０．０１ｍ５ごとに変化する
。この周期Ｔを、最小周波数（１００ＫＨ２）の信号を
用いてカウンタ３Ａでカウントすることによって基準周
波数信号ＦＳを作ることができる。前述した最小周波数
は発振器２で作成される。
き光学系のスキャンニング速度を連続的に変化させるこ
とによって実現できる。等倍コピーのとき光学系駆動用
のモータ１１のエンコーダ１２の帰還信号ＦＧの周波数
を１ＫＨｚ （周期Ｔ−１ｍｓ）とし、倍率１％刻みで
変化させた場合、周期Ｔは０．０１ｍ５ごとに変化する
。この周期Ｔを、最小周波数（１００ＫＨ２）の信号を
用いてカウンタ３Ａでカウントすることによって基準周
波数信号ＦＳを作ることができる。前述した最小周波数
は発振器２で作成される。
次に、第１図の実施例の動作の概略を説明する。
加算回路８はマイコン３から出力された位相比較信号Ｐ
Ｃと速度制御信号ＦＶを加算し、その出力は、電子ボリ
ューム１５とコンデンサ１７からなるフィルタで積分さ
れた後に、コンパレータ９の電子ボリューム１６で定ま
るスレッショルドレベルによってＰＷＭされ、ドライバ
１０によってモータ１１を駆動し、テンキー１からのモ
ータ速度指令に従った基準周波数信号ＦＳと一定の位相
差となるように制御される。さらに、指定倍率に従って
あらかじめ定められた値に電子ボリューム１３〜１６の
値をマイコン３によって設定し、位相比較信号ＰＣと速
度制御信号ＦＶとの加算利得比、フィルタ特性、スレッ
ショルドレベルを制御している。そして、マイコン３の
内部で判断している位相比較によって位相がロックして
いない場合、スレッショルドレベルの制御も行う。
Ｃと速度制御信号ＦＶを加算し、その出力は、電子ボリ
ューム１５とコンデンサ１７からなるフィルタで積分さ
れた後に、コンパレータ９の電子ボリューム１６で定ま
るスレッショルドレベルによってＰＷＭされ、ドライバ
１０によってモータ１１を駆動し、テンキー１からのモ
ータ速度指令に従った基準周波数信号ＦＳと一定の位相
差となるように制御される。さらに、指定倍率に従って
あらかじめ定められた値に電子ボリューム１３〜１６の
値をマイコン３によって設定し、位相比較信号ＰＣと速
度制御信号ＦＶとの加算利得比、フィルタ特性、スレッ
ショルドレベルを制御している。そして、マイコン３の
内部で判断している位相比較によって位相がロックして
いない場合、スレッショルドレベルの制御も行う。
位相比較および速度の制御方法を第２図のフローチャー
１・および第３図の波形図に従って説明する。なお、第
２図で（１）、（２）、・・・・・・はステップを表わ
す。
１・および第３図の波形図に従って説明する。なお、第
２図で（１）、（２）、・・・・・・はステップを表わ
す。
テンキー１よりモータ１１の速度設定（倍率）を入力す
る（１）。設定値に変化があった場合（２）、カウンタ
３Ａに設定値（データ）をセットしく３）、カウントダ
ウンをスタートさせる。ここでカウンタ３Ａのカウント
ダウンが終了後割込信号が発生し、自動的に設定値を再
セットし、カウントダウンすることを繰り返す。これに
より基準周波数信号ＦＳが発生する。また、ワンシゴッ
トマルチ５にデータがセットされ（４）、さらにゲイン
、フィルタ、スレッショルドレベルのデータがセットさ
れる（５）。
る（１）。設定値に変化があった場合（２）、カウンタ
３Ａに設定値（データ）をセットしく３）、カウントダ
ウンをスタートさせる。ここでカウンタ３Ａのカウント
ダウンが終了後割込信号が発生し、自動的に設定値を再
セットし、カウントダウンすることを繰り返す。これに
より基準周波数信号ＦＳが発生する。また、ワンシゴッ
トマルチ５にデータがセットされ（４）、さらにゲイン
、フィルタ、スレッショルドレベルのデータがセットさ
れる（５）。
速度制御信号ＦＶは第２図のステップ（４）で、倍率に
対応した基準周波数信号ＦＳの１／２ＦＳとなるタイマ
値をワンシゴットマルチ５にセットし、その出力はモー
タ１１のエンコーダ１２の帰還信号ＦＧの立下りと同時
に、ワンショッｉ・マルチ５内のカウンタがカウントス
タートシ、カウントアツプした後ワンショットマルチ５
の出力がセットされる。これによって第３図の速度制御
信号ＦＶを発生させている。
対応した基準周波数信号ＦＳの１／２ＦＳとなるタイマ
値をワンシゴットマルチ５にセットし、その出力はモー
タ１１のエンコーダ１２の帰還信号ＦＧの立下りと同時
に、ワンショッｉ・マルチ５内のカウンタがカウントス
タートシ、カウントアツプした後ワンショットマルチ５
の出力がセットされる。これによって第３図の速度制御
信号ＦＶを発生させている。
位相比較信号ＰＣは、第３図に示すように位相差Ｏ〜２
πのときは基準周波数信号ＦＳ、帰還信号ＦＧの立下り
で位相比較信号ＰＣのセット、リセットを繰り返し、帰
還信号ＦＧの位相が２π以上遅れた場合は、位相比較信
号ＰＣはセット状態を維持し、基準周波数信号ＦＳの一
周期の間に帰還信号ＦＧの立下りが２回来たことを検知
した後に、前述の位相差Ｏ〜２πの動作を繰り返す。ま
た逆に帰還信号ＦＧの位相が進んだ場合、すなわち位相
差がθ以下となった場合は、位相比較信号ＰＣはりセッ
ト状態を維持し帰還信号ＦＧの一周期の間に基準周波数
信号ＦＳの立下りが２回来たことを検知した後に、前述
の位相差Ｏ〜２πの動作を繰り返すものである。
πのときは基準周波数信号ＦＳ、帰還信号ＦＧの立下り
で位相比較信号ＰＣのセット、リセットを繰り返し、帰
還信号ＦＧの位相が２π以上遅れた場合は、位相比較信
号ＰＣはセット状態を維持し、基準周波数信号ＦＳの一
周期の間に帰還信号ＦＧの立下りが２回来たことを検知
した後に、前述の位相差Ｏ〜２πの動作を繰り返す。ま
た逆に帰還信号ＦＧの位相が進んだ場合、すなわち位相
差がθ以下となった場合は、位相比較信号ＰＣはりセッ
ト状態を維持し帰還信号ＦＧの一周期の間に基準周波数
信号ＦＳの立下りが２回来たことを検知した後に、前述
の位相差Ｏ〜２πの動作を繰り返すものである。
これをさらに第２図に基づいて説明する。
位相比較信号ＰＣは、第３図に示すように位相差Ｏ〜２
πの状態のときは、常にＦＳ許可、ＦＧ入力カウンタ＝
１の状態であるためＦＳ割込信号によって（ＩＩ）、（
１２）、（１３）、（２０）を通って、マイコン３のＰ
Ｃボートをセットしく２１）、ＦＧ割込の回数をカウン
トするカウンタをクリアしく１７）、次いでＦＳ割込み
の回数をカウントするカウンタをカウントアツプしく１
８）、レジスタ復帰と同時に割込み許可を行い（１９）
、リターンする。この一連のステップによりＦＧＧ込信
号を許可する。
πの状態のときは、常にＦＳ許可、ＦＧ入力カウンタ＝
１の状態であるためＦＳ割込信号によって（ＩＩ）、（
１２）、（１３）、（２０）を通って、マイコン３のＰ
Ｃボートをセットしく２１）、ＦＧ割込の回数をカウン
トするカウンタをクリアしく１７）、次いでＦＳ割込み
の回数をカウントするカウンタをカウントアツプしく１
８）、レジスタ復帰と同時に割込み許可を行い（１９）
、リターンする。この一連のステップによりＦＧＧ込信
号を許可する。
次に、」二連と同様にＦＧ許可、ＦＳ入カカウンタ＝１
の状態であるためＦＧＧ込信号によって（３１）、（３
２）、（３３）、（３４）、（４１）を通って、ＰＣポ
ートをリセットしく４２）、ＦＳ割込みの回数をカウン
トするカウンタをクリアしく３８）、ＦＧ割込みの回数
をカウントするカウンタをカウントアツプしく３９）、
レジスタ復帰と同時に割込み許可を行い（４０）、リタ
ーンする。この一連のステップによりＦＧＧ込信号を発
生させる。
の状態であるためＦＧＧ込信号によって（３１）、（３
２）、（３３）、（３４）、（４１）を通って、ＰＣポ
ートをリセットしく４２）、ＦＳ割込みの回数をカウン
トするカウンタをクリアしく３８）、ＦＧ割込みの回数
をカウントするカウンタをカウントアツプしく３９）、
レジスタ復帰と同時に割込み許可を行い（４０）、リタ
ーンする。この一連のステップによりＦＧＧ込信号を発
生させる。
すなわち、上記ＦＳ割込信号と」二述ＦＧ割込信号を交
互に発生させる。
互に発生させる。
第３図の位相差２π以」二の場合には、ＦＳ割込信号に
よって割込みできるかどうか判断した後（１１）、（１
２）、（１３）、（２０） 、 ＰＣボートをセットし
く２１）、ＦＧ割込みの回数をカウントするカウンタを
クリアしく１７）、ＦＳ割込みの回数をカウントするカ
ウンタをカウントアツプしく１８）、レジスタ復帰と同
時に割込み許可を行い（１９）、 リターンした後、次
にもう１度ＦＳ割込信号が入るためＦＧ入入力カウンタ
゛Ｏ″状態（１３）で、ＰＣポートをセットしく１４）
、ＦＧＧ止フラッグをセットして（＋５）、スレ・ンシ
ョルドレベルが」二がるようにスレッショルドレベル制
御信号２１により電子ボリューム１６の値をアップさせ
（１Ｂ）、ＦＧ割込みの回数をカウントするカウンタを
クリアしく１？）、ＦＳ割込みの回数をカウントするカ
ウンタをカウントアツプしく１８）、レジスタ復帰と同
時に割込み許可を行い（１θ）、リターンする。この状
態ではＦＧ禁１１−、 Ｆ Ｓ入力カウンタ洪０状態の
ため、（３３） 。
よって割込みできるかどうか判断した後（１１）、（１
２）、（１３）、（２０） 、 ＰＣボートをセットし
く２１）、ＦＧ割込みの回数をカウントするカウンタを
クリアしく１７）、ＦＳ割込みの回数をカウントするカ
ウンタをカウントアツプしく１８）、レジスタ復帰と同
時に割込み許可を行い（１９）、 リターンした後、次
にもう１度ＦＳ割込信号が入るためＦＧ入入力カウンタ
゛Ｏ″状態（１３）で、ＰＣポートをセットしく１４）
、ＦＧＧ止フラッグをセットして（＋５）、スレ・ンシ
ョルドレベルが」二がるようにスレッショルドレベル制
御信号２１により電子ボリューム１６の値をアップさせ
（１Ｂ）、ＦＧ割込みの回数をカウントするカウンタを
クリアしく１？）、ＦＳ割込みの回数をカウントするカ
ウンタをカウントアツプしく１８）、レジスタ復帰と同
時に割込み許可を行い（１θ）、リターンする。この状
態ではＦＧ禁１１−、 Ｆ Ｓ入力カウンタ洪０状態の
ため、（３３） 。
（４３） 、 （３５） 、 （３９）、 （４０）を
通り、ドライバ１０にモータ１１の位相を進めようとす
るＰＷＭが駆動される。帰還信号ＦＧの位相が進んでき
てＦＧＧ込信号が入力され、ＦＧ割込み回数が“０”の
とき、ステップ（３３） 、 （４３）の判断を通って
ＰＣポートリセットしく４４）、ＦＳ 、ＦＧ割込みを
許可するためにフラグをリセットしく４５）、ステップ
（３９） 。
通り、ドライバ１０にモータ１１の位相を進めようとす
るＰＷＭが駆動される。帰還信号ＦＧの位相が進んでき
てＦＧＧ込信号が入力され、ＦＧ割込み回数が“０”の
とき、ステップ（３３） 、 （４３）の判断を通って
ＰＣポートリセットしく４４）、ＦＳ 、ＦＧ割込みを
許可するためにフラグをリセットしく４５）、ステップ
（３９） 。
（４０）を経てリターンする。この後は前述の位相差０
〜２πの状態を繰り返すことになる。
〜２πの状態を繰り返すことになる。
また、逆に帰還信号ＦＧの位相が進んだときは、前述の
位相が遅れたときとＦＳ 、ＦＧの関係が入れ変わるだ
けで同様な動作をし、（３５）〜（３７） 、 （２２
）〜（２４）を通って、モータ１１を遅らせるようドラ
イバ１０にＰＷＭが駆動され、位相差θ〜２７ｒになる
よう制御される。
位相が遅れたときとＦＳ 、ＦＧの関係が入れ変わるだ
けで同様な動作をし、（３５）〜（３７） 、 （２２
）〜（２４）を通って、モータ１１を遅らせるようドラ
イバ１０にＰＷＭが駆動され、位相差θ〜２７ｒになる
よう制御される。
なお、上記実施例では外部の発振器２によってカウンタ
３Ａの基準クロックを作っているが、マイコン３内の発
振器を内部でタイマ基準クロックとして使うことも可能
であり、また、モータ１１のドライブをＰＷＭで行って
いるが、これは直流レベルで行ってもよい。また、フィ
ルタの特性を調整するのに電子ボリューム１５に代えて
コンデンサ１７を切り換えてもよい。また、スレッショ
ルドレベルアップのステップ（１Ｂ）、（３７）では、
電子ボリューム１６を調整する代りに、他の制御信号１
８〜２１を調整するようにしてもよい。
３Ａの基準クロックを作っているが、マイコン３内の発
振器を内部でタイマ基準クロックとして使うことも可能
であり、また、モータ１１のドライブをＰＷＭで行って
いるが、これは直流レベルで行ってもよい。また、フィ
ルタの特性を調整するのに電子ボリューム１５に代えて
コンデンサ１７を切り換えてもよい。また、スレッショ
ルドレベルアップのステップ（１Ｂ）、（３７）では、
電子ボリューム１６を調整する代りに、他の制御信号１
８〜２１を調整するようにしてもよい。
以」−詳細に説明したように、この発明によればマイク
ロコンピュータ内部のカウンタを利用し、かつ各調整部
分を指定倍率に従った値に設定し、調整部分を位相差が
ロックされていないときマイクロコンピュータで制御す
るようにしたことによって簡易な構成で高精度のＰＬＬ
速度制御を広範囲に亘って行うことができる。また、マ
イコンを導入したことにより外部周辺機器の小型化がは
かれ装置全体を小型化できる利点を有する。
ロコンピュータ内部のカウンタを利用し、かつ各調整部
分を指定倍率に従った値に設定し、調整部分を位相差が
ロックされていないときマイクロコンピュータで制御す
るようにしたことによって簡易な構成で高精度のＰＬＬ
速度制御を広範囲に亘って行うことができる。また、マ
イコンを導入したことにより外部周辺機器の小型化がは
かれ装置全体を小型化できる利点を有する。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の動作説明のフローチャート、第３図は同じく要部
の波形図である。 図中、１はテンキー、２は発振器、３はマイコン、３Ａ
はカウンタ、４は出力線、５はワンショットマルチ、６
はデータ、７は出力線、８は加算回路、９はコンパレー
タ、１０はドライバ、１１はモータ、１２はエンコーダ
、１３〜１６は電子ボリューム、１７はコンデンサ、１
８はＰＣ利得制御信号、１９はＦＶ利得制御信号、２０
はフィルタ制御信号、２１はスレッシボルドレベル制御
信号である。
１図の動作説明のフローチャート、第３図は同じく要部
の波形図である。 図中、１はテンキー、２は発振器、３はマイコン、３Ａ
はカウンタ、４は出力線、５はワンショットマルチ、６
はデータ、７は出力線、８は加算回路、９はコンパレー
タ、１０はドライバ、１１はモータ、１２はエンコーダ
、１３〜１６は電子ボリューム、１７はコンデンサ、１
８はＰＣ利得制御信号、１９はＦＶ利得制御信号、２０
はフィルタ制御信号、２１はスレッシボルドレベル制御
信号である。
Claims (1)
- モータの所望回転数を入力する入力手段と、この入力手
段からの入力に応じてカラン］・伯が設定されるカウン
タにより内部割込信号を発生させ基準周波数信号を作成
する手段ならびに前記基準周波数信号と前記モータの回
転数を検知するエンコーダからの帰還信号による外部割
込信号によって位相差を検知し位相比較信号を出力する
手段を備えたマイクロコンピュータと、前記入力手段か
らの入力に応じ一定のパルス幅の速度制御信号を発生す
る手段と、前記速度制御信号と前記位相比較信号とを用
い前記モータを前記所望回転数に制御する手段と、前記
マイクロコンピュータの出力に応じ前記制御する手段に
含まれる調整部分を調整する手段と、この調整する手段
を位相差がロックしていないとき前記マイクロコンピュ
ータにより制御する手段とを備えたことを特徴とするモ
ータの制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141829A JPS6035986A (ja) | 1983-08-04 | 1983-08-04 | モ−タの制御装置 |
| GB08419711A GB2147123B (en) | 1983-08-04 | 1984-08-02 | Motor control device |
| DE19843428719 DE3428719A1 (de) | 1983-08-04 | 1984-08-03 | Motorregeleinrichtung |
| US07/172,933 US4897778A (en) | 1983-08-04 | 1988-03-25 | Motor control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141829A JPS6035986A (ja) | 1983-08-04 | 1983-08-04 | モ−タの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035986A true JPS6035986A (ja) | 1985-02-23 |
Family
ID=15301092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58141829A Pending JPS6035986A (ja) | 1983-08-04 | 1983-08-04 | モ−タの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035986A (ja) |
-
1983
- 1983-08-04 JP JP58141829A patent/JPS6035986A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4644232A (en) | Method of and an apparatus for controlling a plurality of DC motors | |
| JPH036745B2 (ja) | ||
| JPH0255976B2 (ja) | ||
| JPS6035986A (ja) | モ−タの制御装置 | |
| JPS6035983A (ja) | モ−タの制御装置 | |
| JPS6035988A (ja) | モ−タの制御装置 | |
| JPH11178380A (ja) | モータ速度制御装置 | |
| JPS6035982A (ja) | モ−タの制御装置 | |
| JPS6035981A (ja) | モ−タの制御装置 | |
| JPS6035987A (ja) | モ−タの制御装置 | |
| JPS6035984A (ja) | モ−タの制御装置 | |
| JPS6035980A (ja) | モ−タの制御装置 | |
| JPS6035985A (ja) | モ−タの制御装置 | |
| JPS6310668B2 (ja) | ||
| JPS62281784A (ja) | 複写機における制御装置 | |
| JPH11178379A (ja) | モータ速度制御装置 | |
| JPS63154087A (ja) | モ−タの制御装置 | |
| JPS62203586A (ja) | モ−タ制御装置 | |
| JPS62171477A (ja) | モ−タ制御装置 | |
| JPS648541B2 (ja) | ||
| JP2723545B2 (ja) | 分周装置とキャプスタンサーボ装置 | |
| JP2007336653A (ja) | モータの速度制御回路 | |
| JPS6035978A (ja) | モ−タの制御装置 | |
| JPS62171478A (ja) | モ−タ制御装置 | |
| JP2623783B2 (ja) | 速度制御装置 |