JPS6035985A - モ−タの制御装置 - Google Patents
モ−タの制御装置Info
- Publication number
- JPS6035985A JPS6035985A JP58141828A JP14182883A JPS6035985A JP S6035985 A JPS6035985 A JP S6035985A JP 58141828 A JP58141828 A JP 58141828A JP 14182883 A JP14182883 A JP 14182883A JP S6035985 A JPS6035985 A JP S6035985A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motor
- counter
- microcomputer
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/292—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC
- H02P7/293—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC using phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複写機等に用いられるモータの制御装置に
係り、特に駆動用のモータの速度の連続変倍を行うため
に光学系の速度を連続的に制御するに好適なＰＬＬ速度
制御装置に関するものである。
係り、特に駆動用のモータの速度の連続変倍を行うため
に光学系の速度を連続的に制御するに好適なＰＬＬ速度
制御装置に関するものである。
従来、この種の装置はハードウェアで構成され、連続的
にモータの速度を変化させるために分周器を使って基準
周波数や駆動用のモータのエンコーダからの帰還周波数
を分周したり基準周波数を切り換えることによって行わ
れており、さらには制御範囲が広いため、フィルタなど
の各要素を調整して切り換えることが必要であり、その
ため装置が大きくなるという欠点があった。
にモータの速度を変化させるために分周器を使って基準
周波数や駆動用のモータのエンコーダからの帰還周波数
を分周したり基準周波数を切り換えることによって行わ
れており、さらには制御範囲が広いため、フィルタなど
の各要素を調整して切り換えることが必要であり、その
ため装置が大きくなるという欠点があった。
この発明は、上記欠点を除去するためになされたもので
、マイクロコンピュータを用いることにより装置の小型
化をはかること、ならびにマイクロコンピュータによる
高精度、広範囲のＰＬＬ速度制御を実行することを目的
とする。
、マイクロコンピュータを用いることにより装置の小型
化をはかること、ならびにマイクロコンピュータによる
高精度、広範囲のＰＬＬ速度制御を実行することを目的
とする。
第１図はこの発明の一実施例の回路図である。
この図で、１はモータの速度を指定するテンキー、２は
マイクロコンピュータの内部のカウンタを駆動する発振
器、３は速度制御を行うマイクロコンピュータ（以下マ
イコンという）で、ｉｆカウンタ３Ａと第２カウンタ３
Ｂとを有しており、この第１カウンタ３Ａは発振器２の
クロックをカウントシてテンキー１からのモータ速度指
定に従って位相比較のための基準周波数信号ＦＳを発生
する。第２カウンタ３Ｂは後述するエンコーダからの帰
還信号ＦＧに同期し、モータ速度指定に従って一定幅の
パルスの速度制御信号ＦＶを発生する。４，５は出力線
、６は前記位相比較信号ＰＣと速度制御信号ＦＶの加算
回路、７はパルス幅変調（ＰＷＭ）を行うコンパレータ
、８はモータを駆動するドライバ、９はモータ、１０は
前記モータ９の回転を検出するエンコーダで、帰還信号
ＦＧを発生し、マイコン３へ入力する。１１〜１４は電
子ボリューム、１５はコンデンサである。また、１６は
ＰＣ利得制御信号、１７はＦＶ利利潤制御信号１８はフ
ィルタ制御信号、１９はスレッショルドレベル制御信号
であり、それぞれ電子ボリューム１１〜１４の値を変化
させて調整を行うものである。
マイクロコンピュータの内部のカウンタを駆動する発振
器、３は速度制御を行うマイクロコンピュータ（以下マ
イコンという）で、ｉｆカウンタ３Ａと第２カウンタ３
Ｂとを有しており、この第１カウンタ３Ａは発振器２の
クロックをカウントシてテンキー１からのモータ速度指
定に従って位相比較のための基準周波数信号ＦＳを発生
する。第２カウンタ３Ｂは後述するエンコーダからの帰
還信号ＦＧに同期し、モータ速度指定に従って一定幅の
パルスの速度制御信号ＦＶを発生する。４，５は出力線
、６は前記位相比較信号ＰＣと速度制御信号ＦＶの加算
回路、７はパルス幅変調（ＰＷＭ）を行うコンパレータ
、８はモータを駆動するドライバ、９はモータ、１０は
前記モータ９の回転を検出するエンコーダで、帰還信号
ＦＧを発生し、マイコン３へ入力する。１１〜１４は電
子ボリューム、１５はコンデンサである。また、１６は
ＰＣ利得制御信号、１７はＦＶ利利潤制御信号１８はフ
ィルタ制御信号、１９はスレッショルドレベル制御信号
であり、それぞれ電子ボリューム１１〜１４の値を変化
させて調整を行うものである。
ところで、モータ９の連続変倍はドラム速度一定のとき
光学系のスキャンニング速度を連続的に変化させること
によって実現できる。等倍コピーのとき光学系駆動用の
モータ９のエンコーダ１０の帰還信号ＦＧの周波数をＩ
ＫＨｚ （周期Ｔ＝１ｍｓ）とし、倍率１％刻みで変化
させた場合、周期Ｔは０．０１ｍ５ごとに変化する。第
１カウンタ３Ａがカウントアツプを繰り返すごとに周期
Ｔで一定発振を繰り返すため、発振器２をＴ（１００Ｋ
Ｈｚ）で発振させ、第１カウンタ３Ａに倍率に対応した
カウント仙をセットすることによって基準周波数信号Ｆ
Ｓを作り出している。
光学系のスキャンニング速度を連続的に変化させること
によって実現できる。等倍コピーのとき光学系駆動用の
モータ９のエンコーダ１０の帰還信号ＦＧの周波数をＩ
ＫＨｚ （周期Ｔ＝１ｍｓ）とし、倍率１％刻みで変化
させた場合、周期Ｔは０．０１ｍ５ごとに変化する。第
１カウンタ３Ａがカウントアツプを繰り返すごとに周期
Ｔで一定発振を繰り返すため、発振器２をＴ（１００Ｋ
Ｈｚ）で発振させ、第１カウンタ３Ａに倍率に対応した
カウント仙をセットすることによって基準周波数信号Ｆ
Ｓを作り出している。
次に、第１図の実施例の動作の概略を説明する。
加算回路６はマイコン３から出力された速度制御信号Ｆ
Ｖと位相比較信号ＰＣを加算し、その出力は、電子ボリ
ューム１３とコンデンサ１５からなるフィルタで積分さ
れた後に、コンパレータ７の電子ボリューム１４で定ま
るスレッショルドレベルによってＰＷＭされ、ドライバ
８によってモータ９を駆動し、テンキー１からのモータ
速度指令に従った基準周波数信号ＦＳと一定の位相差と
なるように制御される。さらに、指定倍率に従ってあら
かじめ定められた値に電子ボリューム１１〜１４の値を
マイコン３によって設定し、位相比較信号ＰＣと速度制
御信号ＦＶとの加算利得比、フィルタ特性、スレッショ
ルドレベルを制御している。
Ｖと位相比較信号ＰＣを加算し、その出力は、電子ボリ
ューム１３とコンデンサ１５からなるフィルタで積分さ
れた後に、コンパレータ７の電子ボリューム１４で定ま
るスレッショルドレベルによってＰＷＭされ、ドライバ
８によってモータ９を駆動し、テンキー１からのモータ
速度指令に従った基準周波数信号ＦＳと一定の位相差と
なるように制御される。さらに、指定倍率に従ってあら
かじめ定められた値に電子ボリューム１１〜１４の値を
マイコン３によって設定し、位相比較信号ＰＣと速度制
御信号ＦＶとの加算利得比、フィルタ特性、スレッショ
ルドレベルを制御している。
位相比較および速度の制御方法を第２図のフローチャー
トおよび第３図の波形図に従って説明する。なお、第２
図で（１）、（２）、・・団・はステップを表わす。
トおよび第３図の波形図に従って説明する。なお、第２
図で（１）、（２）、・・団・はステップを表わす。
テンキー１よりモータ９の速度設定（倍率）を入力する
（＋）。設定（１ｒ１に変化があった場合（２）、第１
カウンタ３Ａに設定値（データ）をセットしく３）、カ
ウントダウンをスタートさせる。ここで１１カウンタ３
Ａのカウントダウンが終了後割込信号が発生し、自動的
に設定値を再セットし、カウントダウンすることを繰り
返す。これにより基準周波数信号ＦＳが発生する。さら
に、倍率に対応した値に各電子ボリューム１１〜１４の
値を設定する（４）。
（＋）。設定（１ｒ１に変化があった場合（２）、第１
カウンタ３Ａに設定値（データ）をセットしく３）、カ
ウントダウンをスタートさせる。ここで１１カウンタ３
Ａのカウントダウンが終了後割込信号が発生し、自動的
に設定値を再セットし、カウントダウンすることを繰り
返す。これにより基準周波数信号ＦＳが発生する。さら
に、倍率に対応した値に各電子ボリューム１１〜１４の
値を設定する（４）。
次に速度制御信号ＦＶについて述べる。モータ９のエン
コーダ１ｏからの帰還信号ＦＧの立下りでＦＧ割込みに
入り、レジスタを退避した後（３１）、速度制御信号Ｆ
Ｖをリセットしく３２）、倍率に対応した基準周波数信
号ＦＳの１／２ＦＳとなるタイマ値を第２カウンタ３Ｂ
にセットしてスタートさせ（３３）、第２カウンタ３Ｂ
のカウントダウン終了後、ＦＶ割込みが発生し、レジス
タを退避した後（５１）、速度制御信号ＦＶをセットす
ることによって（５２）、第３図の速度制御信号ＦＶを
発生させた後、レジスタ復帰させる（５３）。
コーダ１ｏからの帰還信号ＦＧの立下りでＦＧ割込みに
入り、レジスタを退避した後（３１）、速度制御信号Ｆ
Ｖをリセットしく３２）、倍率に対応した基準周波数信
号ＦＳの１／２ＦＳとなるタイマ値を第２カウンタ３Ｂ
にセットしてスタートさせ（３３）、第２カウンタ３Ｂ
のカウントダウン終了後、ＦＶ割込みが発生し、レジス
タを退避した後（５１）、速度制御信号ＦＶをセットす
ることによって（５２）、第３図の速度制御信号ＦＶを
発生させた後、レジスタ復帰させる（５３）。
位相比較４ｇ 、ｑ Ｐ Ｃは、第３図に示すように位
相差０〜２πのときは基準周波数信号ＦＳ、帰還信号Ｆ
Ｇの立下りで位相比較信号ＰＣのセット、リセットを繰
り返し、帰還信号ＦＧの位相が２π以」−遅れた場合は
、位相比較信号ＰＣはセラＩ・状態を維持し、基準周波
数信号ＦＳの一周期の間に帰還信号ＦＧの立下りが２回
来たことを検知した後に、前述の位相差０〜２πの動作
を繰り返す。また、逆に帰還信号ＦＧの位相が進んだ場
合、すなわち位相差がＯ以下となった場合は、位相比較
信号ＰＣはリセット状態を維持し帰還信号ＦＧの一周期
の間に基準周波数信号ＦＳの立下りが２回来たことを検
知した後に、前述の位相差Ｏ〜２πの動作を繰り返すも
のである。
相差０〜２πのときは基準周波数信号ＦＳ、帰還信号Ｆ
Ｇの立下りで位相比較信号ＰＣのセット、リセットを繰
り返し、帰還信号ＦＧの位相が２π以」−遅れた場合は
、位相比較信号ＰＣはセラＩ・状態を維持し、基準周波
数信号ＦＳの一周期の間に帰還信号ＦＧの立下りが２回
来たことを検知した後に、前述の位相差０〜２πの動作
を繰り返す。また、逆に帰還信号ＦＧの位相が進んだ場
合、すなわち位相差がＯ以下となった場合は、位相比較
信号ＰＣはリセット状態を維持し帰還信号ＦＧの一周期
の間に基準周波数信号ＦＳの立下りが２回来たことを検
知した後に、前述の位相差Ｏ〜２πの動作を繰り返すも
のである。
これをさらに第２図に基づいて説明する。
位相比較信号ＰＣは、第３図に示すように位相差０〜２
πの状態のときは、常にＦＳ許可、ＦＧ入カカウンタ＝
１の状態であるためＦＳ割込信号によって（ＩＩ）、（
１２）、（１３）、（１８）を通って、マイコン３のＰ
Ｃボートをセットしく２０）、ＦＧ割込の回数をノＪウ
ントするカウンタをクリアしく１６）、次いでＦＳ割込
みの回数をカウントするカウンタをカウントアツプしく
１７）、レジスタ復帰と同時に割込み許可を行い（１８
）、リターンする。この一連のステップによりＦＧＧ込
信号を許可する。
πの状態のときは、常にＦＳ許可、ＦＧ入カカウンタ＝
１の状態であるためＦＳ割込信号によって（ＩＩ）、（
１２）、（１３）、（１８）を通って、マイコン３のＰ
Ｃボートをセットしく２０）、ＦＧ割込の回数をノＪウ
ントするカウンタをクリアしく１６）、次いでＦＳ割込
みの回数をカウントするカウンタをカウントアツプしく
１７）、レジスタ復帰と同時に割込み許可を行い（１８
）、リターンする。この一連のステップによりＦＧＧ込
信号を許可する。
次に、−上述と同様にＦＧ許可、入力カウンタ＝１の状
態であるためＦＧＧ込信号によって（３４） 。
態であるためＦＧＧ込信号によって（３４） 。
（３５）、（４１）を通って、ＰＣＣポートをリセット
しく４２）、 ＦＳ割込みの回数をカウントするカウン
タをクリアしく３８）、ＦＧ割込みの回数をカウントす
るカウンタをカウントアツプしく３８）、レジスタ復帰
と同時に割込み詐ｊｉＴを行い（４０）、リターンする
。この一連のステップによりＦＳ割込信号を許可する。
しく４２）、 ＦＳ割込みの回数をカウントするカウン
タをクリアしく３８）、ＦＧ割込みの回数をカウントす
るカウンタをカウントアツプしく３８）、レジスタ復帰
と同時に割込み詐ｊｉＴを行い（４０）、リターンする
。この一連のステップによりＦＳ割込信号を許可する。
すなわち、−１−記ＦＧ割込信号と上記ＦＳ割込信号を
交互に発生させる。
交互に発生させる。
第３図の位相差２π以」二の場合には、最初はＦＳ許可
、ＦＧ入カカウンタ＝Ｏの状態であるため前述と同様に
（１１）、（＋２）、（１３）、（１８）を通って、Ｐ
Ｃボートをセットしく２０）、ＦＧ割込みの回数をカラ
ン］・するカウンタをクリアしく１６）、ＦＳ割込みの
回数をカウントするカウンタをカウントアツプしく１７
）、レジスタ復帰と同時に割込臥許可を行い（１８）、
リターンした後、もう１度ＦＳ割込信号が入るため、Ｆ
Ｇ入入力カウンタ゛０°′状態（１３）で、ＰＣＣポー
トをセラ１＝Ｌ（１４）、ＦＧＧ止フラグをセリトンて
（１５）、ＦＧ割込みの回数をカウントするカウンタを
クリアしく１８）、ＦＳ割込みの回数をカウントするカ
ウンタなカウントアツプしく１７）、レジスタ復帰と同
時に割込み許可を行い（１８）、リターンする。この状
態ではＦＧ禁止。
、ＦＧ入カカウンタ＝Ｏの状態であるため前述と同様に
（１１）、（＋２）、（１３）、（１８）を通って、Ｐ
Ｃボートをセットしく２０）、ＦＧ割込みの回数をカラ
ン］・するカウンタをクリアしく１６）、ＦＳ割込みの
回数をカウントするカウンタをカウントアツプしく１７
）、レジスタ復帰と同時に割込臥許可を行い（１８）、
リターンした後、もう１度ＦＳ割込信号が入るため、Ｆ
Ｇ入入力カウンタ゛０°′状態（１３）で、ＰＣＣポー
トをセラ１＝Ｌ（１４）、ＦＧＧ止フラグをセリトンて
（１５）、ＦＧ割込みの回数をカウントするカウンタを
クリアしく１８）、ＦＳ割込みの回数をカウントするカ
ウンタなカウントアツプしく１７）、レジスタ復帰と同
時に割込み許可を行い（１８）、リターンする。この状
態ではＦＧ禁止。
ＦＳ入カカウンタ＃Ｏ状態のため（３４）、（４３）
。
。
（３８） 、 （３９） 、 （４０）を通り、ドライ
バ８にモータ９の位相を進めようとするＰＷＭが駆動さ
れる。帰還信号ＦＧの位相が進んできてＦＧＧ込信号が
入力され、ＦＧ割込み回数が“ＯＩＩのとき、ステップ
（３４） 、 （４３）の判断を通ってＰＣボートリセ
ットしく４４）、ＦＳ 、ＦＧ割込みを許可するために
フラグをリセットしく４５）、リターンする（３１３）
、 （ａＯ）。この後は前述の位相差０〜２πの状態
を繰り返すことになる。
バ８にモータ９の位相を進めようとするＰＷＭが駆動さ
れる。帰還信号ＦＧの位相が進んできてＦＧＧ込信号が
入力され、ＦＧ割込み回数が“ＯＩＩのとき、ステップ
（３４） 、 （４３）の判断を通ってＰＣボートリセ
ットしく４４）、ＦＳ 、ＦＧ割込みを許可するために
フラグをリセットしく４５）、リターンする（３１３）
、 （ａＯ）。この後は前述の位相差０〜２πの状態
を繰り返すことになる。
また、逆に帰還信号ＦＧの位相が進んだときは、前述の
位相がｄれたときとＦＳ 、ＦＧの関係が入れ変わるだ
けで同様な動作をし、（３６）〜（３８）、 （２１）
〜（２３）を通ってモータ９を遅らせるようドライバ８
にＰＷＭが駆動され、位相差Ｏ〜２πになるよう制御さ
れる。
位相がｄれたときとＦＳ 、ＦＧの関係が入れ変わるだ
けで同様な動作をし、（３６）〜（３８）、 （２１）
〜（２３）を通ってモータ９を遅らせるようドライバ８
にＰＷＭが駆動され、位相差Ｏ〜２πになるよう制御さ
れる。
なお、上記実施例では外部の発振器２によって第１カウ
ンタ３Ａの基準クロックを作っているが、マイコン３内
の発振器を内部でタイマ基準クロックとして使うことも
可能であり、また、モータ９のドライブをＰＷＭで行っ
ているが、これは直流レベルで行ってもよい。また、フ
ィルタの特性を調整するのに電子ボリューム１３に代え
テコンデンサ１５を切り換えてもよい。
ンタ３Ａの基準クロックを作っているが、マイコン３内
の発振器を内部でタイマ基準クロックとして使うことも
可能であり、また、モータ９のドライブをＰＷＭで行っ
ているが、これは直流レベルで行ってもよい。また、フ
ィルタの特性を調整するのに電子ボリューム１３に代え
テコンデンサ１５を切り換えてもよい。
以−１−詳細に説明したように、この発明はマイクロコ
ンピュータ内部のカウンタを利用し、かつ調整部分をマ
イクロコンピュータのプログラムで制御するようにした
ことによって簡易な構成で高精度のＰＬＬ速度制御を広
範囲に耳って行うことができる。また、マイコンを導入
したことにより外部周辺機器の小型化がはかれ装置全体
を小型化できる利点を有する。
ンピュータ内部のカウンタを利用し、かつ調整部分をマ
イクロコンピュータのプログラムで制御するようにした
ことによって簡易な構成で高精度のＰＬＬ速度制御を広
範囲に耳って行うことができる。また、マイコンを導入
したことにより外部周辺機器の小型化がはかれ装置全体
を小型化できる利点を有する。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の動作説明のフローチャート、 ｔ５３図は同じく
要部の波形図である。 図中、１はテンキー、２は発振器、３はマイコン、３Ａ
はカウンタ、４，５は出力線、６は加算回路、７はコン
パレータ、８はドライバ、９はモータ、１０はエンコー
ダ、１１〜１４は電子ボリューム、１５はコンデンサ、
１６はＰＣ利得制御信号、１７はＦＶ利得制御信号、１
８はフィルタ制御信号、１９はスレッショルドレベル制
御信号である。 第２図
１図の動作説明のフローチャート、 ｔ５３図は同じく
要部の波形図である。 図中、１はテンキー、２は発振器、３はマイコン、３Ａ
はカウンタ、４，５は出力線、６は加算回路、７はコン
パレータ、８はドライバ、９はモータ、１０はエンコー
ダ、１１〜１４は電子ボリューム、１５はコンデンサ、
１６はＰＣ利得制御信号、１７はＦＶ利得制御信号、１
８はフィルタ制御信号、１９はスレッショルドレベル制
御信号である。 第２図
Claims (1)
- モータの所望回転数を入力する入力手段と、この入力手
段からの入力に応じてカウント値が設定される第１カウ
ンタにより内部割込信号を発生させ基準周波数信号を作
成する手段、前記入力手段からの入力に応じて一定のパ
ルス幅の速度制御信号を出力する第２カウンタ、および
前記基準周波数信号と前記モータの回転数を検知するエ
ンコーダからの帰還信号による外部割込信号によって位
相差を検知し位相比較信号を出方する手段とを備えたマ
イクロコンピュータと、前記位相比較信号と前記速度制
御信号とを用い前記モータを前記所望回転数に制御する
手段と、前記マイクロコンピュータの出力によって前記
制御する手段に含まれる複数の調整部分のうち少なくと
も１つを調整する手段とを備えたことを特徴とするモー
タの制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141828A JPS6035985A (ja) | 1983-08-04 | 1983-08-04 | モ−タの制御装置 |
| GB08419711A GB2147123B (en) | 1983-08-04 | 1984-08-02 | Motor control device |
| DE19843428719 DE3428719A1 (de) | 1983-08-04 | 1984-08-03 | Motorregeleinrichtung |
| US07/172,933 US4897778A (en) | 1983-08-04 | 1988-03-25 | Motor control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141828A JPS6035985A (ja) | 1983-08-04 | 1983-08-04 | モ−タの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035985A true JPS6035985A (ja) | 1985-02-23 |
Family
ID=15301067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58141828A Pending JPS6035985A (ja) | 1983-08-04 | 1983-08-04 | モ−タの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035985A (ja) |
-
1983
- 1983-08-04 JP JP58141828A patent/JPS6035985A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4644232A (en) | Method of and an apparatus for controlling a plurality of DC motors | |
| JPH036745B2 (ja) | ||
| US4680516A (en) | Motor speed control system | |
| JPS6035985A (ja) | モ−タの制御装置 | |
| JPS6035983A (ja) | モ−タの制御装置 | |
| JPS6035988A (ja) | モ−タの制御装置 | |
| JPS6035982A (ja) | モ−タの制御装置 | |
| JPS6035981A (ja) | モ−タの制御装置 | |
| JPS6035987A (ja) | モ−タの制御装置 | |
| JPS6035980A (ja) | モ−タの制御装置 | |
| JPS6035986A (ja) | モ−タの制御装置 | |
| JPS6035984A (ja) | モ−タの制御装置 | |
| JPH11178380A (ja) | モータ速度制御装置 | |
| JPS62281784A (ja) | 複写機における制御装置 | |
| JPS62203586A (ja) | モ−タ制御装置 | |
| JPS62171477A (ja) | モ−タ制御装置 | |
| JPS62171478A (ja) | モ−タ制御装置 | |
| JPS6035978A (ja) | モ−タの制御装置 | |
| JP4067616B2 (ja) | モータ速度制御装置 | |
| JPS63154087A (ja) | モ−タの制御装置 | |
| JPS62281783A (ja) | 電動機の速度制御装置 | |
| JPH0345636B2 (ja) | ||
| JP2623783B2 (ja) | 速度制御装置 | |
| JPS63152216A (ja) | 遅延回路 | |
| JPH0619349Y2 (ja) | 複写機の速度制御装置 |