JPS62171477A - モ−タ制御装置 - Google Patents

モ−タ制御装置

Info

Publication number
JPS62171477A
JPS62171477A JP1000986A JP1000986A JPS62171477A JP S62171477 A JPS62171477 A JP S62171477A JP 1000986 A JP1000986 A JP 1000986A JP 1000986 A JP1000986 A JP 1000986A JP S62171477 A JPS62171477 A JP S62171477A
Authority
JP
Japan
Prior art keywords
signal
motor
phase
period
reference frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1000986A
Other languages
English (en)
Inventor
Toru Obuchi
徹 大渕
Shinichi Nakamura
真一 中村
Masanori Miyata
宮田 正徳
Masayuki Hirose
正幸 広瀬
Toshihiko Mori
利彦 森
Tomofumi Nakayama
智文 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1000986A priority Critical patent/JPS62171477A/ja
Publication of JPS62171477A publication Critical patent/JPS62171477A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Motor And Converter Starters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複写機等に使用されるモータの制御装置に
係り、特に駆動用のモータの速度を連続的に制御するに
好適なPLL速度制御装置に関するものである。
〔従来の技術〕
従来、この種の装置はマイクロコンピュータ等の制御手
段によりハードウェアが構成され、連続的にモータの速
度を変化させるために分周器を使用して基準周波数や駆
動用のモータのエンコーダからの帰還周波数を分周した
り基準周波数を切り換えることによって行われていた。
第5図は従来のモータ制御装置の構成を示す回路図であ
り、11はモータの速度を指定するテンキー、12はマ
イクロコンピュータの内部のカウンタを駆動する発振器
、13は速度制御を行うマイクロコンピュータ(以下マ
イコンという)で、第1カウンタ13Aと第2カウンタ
13Bとを有しており、この第1カウンタ13Aは発振
器12のクロックをカウントしてテンキー11からのモ
ータ速度指定に従って位相比較のための基準周波数信号
FSを発生する。第2カウンタ13Bは後述するエンコ
ーダからの帰還信号FCに同期し、モータ速度指定に従
って一定幅のパルスの速度制御信号FVを発生する。1
4は出力線、15は位相比較器で、マイコン13の出力
線16から出力される基準周波数信号、F Sと前記帰
還信号FGとから位相比較信号PCを作成し出力線17
に出力する。18は前記位相比較信号PCと速度制御信
号FVの加算回路、19はパルス幅変調(PWM)を行
うコンパレータ、20はモータを駆動するドライバ、2
1はモータ、22は前記モータ21の回転を検出するエ
ンコーダで、帰還信号FGを発生し、マイコン13と位
相比較器15へ入力する。23〜26は電子ボリューム
、27はコンデンサである。
ところで、モータ21の連続変倍はドラム速度一定のと
き光学系のスキャンニング速度を連続的に変化させるこ
とによって実現できる。等倍コピーのとき光学系駆動用
のモータ21のエンコーダ22の帰還信号FGの周波数
をIKH2(周期T=1 m5ec)とし1倍率1%刻
みで変化させた場合、周期Tは0.Ofmsec毎に変
化する。第1カウンタ13Aがカウントアツプを繰り返
す毎に周期Tで一定発振を繰り返すため、発振器12を
T(100K I(z)で発振させ、第1カウンタ13
Aに倍率に対応したカウント値をセットすることによっ
て基準周波数信号FSを作り出している。
次に第5図の動作の概略を説明する。
加算回路18はマイコン13から出力された速度制御信
号FVと位相比較器15からの位相比較信号PCを加算
し、その出力は、電子ボリューム25とコンデンサ27
からなるフィルタで積分された後に、コンパレータ19
の電子ボリューム26で定まるスレッショルドレベルに
よってPWMされ、ドライバ20によってモータ21を
駆動し、テンキー11からのモータ速度指令に従った基
準周波数信号FSと一定の位相差となるように制御され
ている。
位相比較および速度の制御方法を第6図のフローチャー
トおよび第7図の波形図に従って説明する。なお、第6
図において(1)〜(3)  、 (11)〜(14)
 、 (21)〜(23)は各ステップを示す。
テンキー11よりモータ21の速度の設定値(倍率)を
入力する(1)。設定値に変化があった場合(2)、第
1カウンタ13Aに設定値(データ)をセットしく3)
、カウントダウンをスタートさせる(4)。ここで第1
カウンタ13Aのカウントダウンが終了後割込信号が発
生し、自動的に設定値を再セットし、カウントダウンす
ることを繰り返す。これにより基準周波数信号FSが発
生する。そして、位相比較器15にこの基準周波数信号
FSが加えられる。
次にFG割り込み、FV割り込み動作について述べる。
モータ21のエンコーダ22からの帰還信号FGの立ち
下りでFG割り込みに入り、レジスタを退避した後(1
1)、速度制御信号FVをリセットしく12)、倍率に
対応した基準周波数信号FSのFS/2となるタイマ値
を第2カウンタ13Bにセットしてスタートさせ(13
)、レジスタ復帰後(14)、リターンさせる。
第2カウンタ13Bのカウントダウン終了後、FV割り
込みが発生し、レジスタを退避させた後(21)、速度
制御信号FVをセットすることによって(22)、第7
図に示す速度制御信号FVを発生させた後、レジスタを
復帰させる(23)。
位相比較信号PCは、第7図に示すように位相差O〜2
πのときは基準周波数信号FS、帰還信号FGの立ち下
りで位相比較信号PCのセット。
IJ上セツト繰り返し、帰還信号FGの位相が2π以上
遅れた場合は、位相比較信号PCはセット状態を維持し
、基準周波数信号FSの1周期の間に帰還信号FGの立
ち下りが2回来たことを検知した後に、前述の位相差O
〜2πの動作を繰り返す。また逆に帰還信号FGの位相
が進んだ場合、すなわち、位相差が0以下となった場合
は、位相比較信号PCはリセット状態を維持し帰還信号
FGの1周期の間に基準周波数信号FSの立ち下りが2
回来たことを検知した後に、前述の位相差0〜2πの動
作を繰り返すものである。
さらに、位相比較器15は、位相差がO〜2πのときは
、「00」を出力し、帰還信号FGが位相差2π以上の
遅れのときはrolJ、帰還信号FGが位相差O以下の
ときは「10」の2ビツトのクロック信号を出力してお
り、マイコン13でこれを読み取り、FG割り込みルー
チンの中で制御を行っていた。
〔発明が解決しようとする問題点〕
このように、従来は、エンコーダ22からの帰還信号F
Gの立ち下りを2回検知した後に、PLL速度制御を開
始していたので、光学系を高速に走査させて縮小画像を
形成する場合などには、モータ21の立ち上げが急峻な
ため、基準周波数信号FSI周期よりかなり早い時期に
帰還信号FCを2回検知してしまうので、その間に印加
されるモータオン信号によりモータ21がオーバシュー
トしてしまう問題点を有していた。
この発明は、上記の問題点を解消するためになされたも
ので、位相制御開始時間を目標速度到達時間より所定時
間早めることにより、光学駆動系用のモータの立ち上り
時のオーバシュートを防止できるモータ制御装置を得る
ことを目的とする。
〔問題点を解決するための手段〕
この発明に係るモータ制御装置は、モータ立ち上げ時に
、位相差があらかじめ設定された値を下回った場合に、
位相制御開始タイミングを所定時間早めるタイミング制
御手段を設けたものである。
〔作用〕
この発明においては、モータ立上げ時に1位相差があら
かじめ設定された値を下回った場合に、タイミング制御
手段が位相制御開始タイミングを所定時間早める。
〔実施例〕
第1図はこの発明の一実施例を示すモータの制御装置の
構成を説明するブロック図であり、第5図と同一のもの
には同じ符号を付している。
この図において、1はタイミング制御手段であり、モー
タ立ち上げ時に、位相差があらかじめ設定された値を下
回った場合に、位相制御開始タイミングを所定時間早め
る。
次に第2図〜第4図を参照しながら第1図の動作を説明
する。
第2図は第1図に示す各信号のタイミングチャートであ
り、第1図と同一の信号には同一の符号を付している。
図示しないモータオン信号がモータ21に送出されると
、位相比較信号PCがrHIGHJレベル状態を維持し
、エンコーダ22から送出される帰還信号FGの1周期
を測定する。次いで、測定した周期をtK とし、基準
周波数信号FSの周期をTとした場合に、その周期差Δ
tは下記第(1)式で与えられる。
Δ1=1に一丁          ・・・(1)この
周期差Δtがあらかじめ設定された値Aよりも小なると
きに、位相比較信号PCの送出タイミングをマイコン1
3がΔtだけ早める。これにより、エンコーダ22から
送出される帰還信号FGの立ち下りで位相比較信号PC
がrLOWJレベルへ移行し、基準周波数信号FSの立
ち下りで位相比較信号PCがrHIGHJレベルに移行
するようになり、モータ21が目標速度に到達(基準周
波数信号FSI周期間に帰還信号FGの立ち下りを2回
検知する)させる場合に、位相制御タイミングを早めて
モータ21のオーバシュートを防止する。
第3図は第1図に示す位相比較信号PCの送出動作を説
明するフローチャートである。なお、(1)〜(4)は
各ステップを表す。
モータ21を駆動させるオン信号(図示しない)出力と
同時に位相比較信号PCをrHIGHJレベルにセット
しく1)、エンコーダ22から出力される帰還信号FG
の立ち下り時間tKを測定する(2)。次いで、基準周
波数信号FSの周期Tから周期差Δt(=tK−T)を
求め、周期差Δtがあらかじめ設定された値A以下かど
うかを判断しく3)、NOならばステップ(2)に戻り
、YESならば帰還信号FGの立ち下りで位相比較信号
PCをrLOWJレベルにするとともに、基準周波数信
号FSの立ち下りで位相比較信号PCをrHIGH」レ
ベルにセットする(4)。
第4図は第1図に示す速度制御信号FVの送出動作を説
明するフローチャートである。なお、(11)はステッ
プを示す。
帰還信号FGの立ち下りで速度制御信号FVを1” I
OW J レベルにセフ)するとともに、FS/2だけ
rLOWJレベルを保持した後、速度制御信号FVをr
HIGHJレベルにセットする(11)。
〔発明の効果〕
以上説明したように、この発明はモータ立ち上げ時に、
位相差があらかじめ設定された値を下回った場合に、位
相制御開始タイミングを所定時間早めるタイミング制御
手段を設けたので、DCモータのオー八シュートを防止
でき、画像先端における同期ムラを除去できる優れた利
点を有する。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すモータの制御装置の
構成を説明するブロック図、第2図は第1図に示す各信
号のタイミングチャート、第3図は第1図に示す位相比
較信号の送出動作を説明するフローチャート、第4図は
第1図に示す速度制御信号の送出動作を説明するフロー
チャート、第5図は従来のモータ制御装置の構成を示す
回路図、第6図、第7図は第5図の動作を説明する図で
ある。 図中、1はタイミング制御手段、13はマイコン、21
はモータ、22はエンコーダ、PCは位相比較信号、F
Gは帰還信号、FSは基準周波数信号である。 第2図 F’V 第3図 第6図 Σ

Claims (1)

    【特許請求の範囲】
  1. エンコーダから出力される帰還信号とマイクロコンピュ
    ータが出力する基準周波数信号との位相差に応じて光学
    系を駆動させるモータの速度を制御するモータ制御装置
    において、前記モータ立ち上げ時に、前記位相差があら
    かじめ設定された値を下回った場合に、位相制御開始タ
    イミングを所定時間早めるタイミング制御手段を具備し
    たことを特徴とするモータの制御装置。
JP1000986A 1986-01-22 1986-01-22 モ−タ制御装置 Pending JPS62171477A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1000986A JPS62171477A (ja) 1986-01-22 1986-01-22 モ−タ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1000986A JPS62171477A (ja) 1986-01-22 1986-01-22 モ−タ制御装置

Publications (1)

Publication Number Publication Date
JPS62171477A true JPS62171477A (ja) 1987-07-28

Family

ID=11738401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1000986A Pending JPS62171477A (ja) 1986-01-22 1986-01-22 モ−タ制御装置

Country Status (1)

Country Link
JP (1) JPS62171477A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009091014A (ja) * 2007-10-09 2009-04-30 Daiki:Kk 底上げ可能なシート用収納箱とその底上げ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009091014A (ja) * 2007-10-09 2009-04-30 Daiki:Kk 底上げ可能なシート用収納箱とその底上げ方法

Similar Documents

Publication Publication Date Title
JPH07112360B2 (ja) Pwmインバ−タの制御方法および装置
JPS62171477A (ja) モ−タ制御装置
JP3796177B2 (ja) モータのpwm駆動回路
JPH11178380A (ja) モータ速度制御装置
JPS6035981A (ja) モ−タの制御装置
JPS6035982A (ja) モ−タの制御装置
JPS62171478A (ja) モ−タ制御装置
JPS6035988A (ja) モ−タの制御装置
JPS6035987A (ja) モ−タの制御装置
JPS62281784A (ja) 複写機における制御装置
JPS6035983A (ja) モ−タの制御装置
JPS63154087A (ja) モ−タの制御装置
JP4067616B2 (ja) モータ速度制御装置
JPS62203586A (ja) モ−タ制御装置
JPH11146670A (ja) 振動型モータの駆動装置
JPS6035980A (ja) モ−タの制御装置
JPS6035984A (ja) モ−タの制御装置
JPS62281783A (ja) 電動機の速度制御装置
JPS6035985A (ja) モ−タの制御装置
JPS6035986A (ja) モ−タの制御装置
JP2006333675A (ja) モータの制御方法及びその装置
JPH05315898A (ja) トリガ同期回路
JP2716158B2 (ja) モータの回転制御装置
JPS63154086A (ja) モ−タ駆動制御装置
JP4973720B2 (ja) クロック信号生成装置、電子装置、及び、PLL(PhaseLockedLoop)制御装置