JPS6031992A - プリンタの誤動作防止方法 - Google Patents
プリンタの誤動作防止方法Info
- Publication number
- JPS6031992A JPS6031992A JP58139927A JP13992783A JPS6031992A JP S6031992 A JPS6031992 A JP S6031992A JP 58139927 A JP58139927 A JP 58139927A JP 13992783 A JP13992783 A JP 13992783A JP S6031992 A JPS6031992 A JP S6031992A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- output
- reset
- command signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
- B41J29/46—Applications of alarms, e.g. responsive to approach of end of line
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はプリンタの誤動作防止方式に関するものであ
る。
る。
従来のプリンタの駆動回路の一例を第１図のブロック図
及び第２図のタイミングチャートを参照して説明する。
及び第２図のタイミングチャートを参照して説明する。
第１図、第２図において、１は外部のホストシステムか
らストローブ信号、印字データ、コマンド信号など種々
の入力信号Ｓを受けて演算処理するＣＰＵ、２はこのＣ
ＰＵ１のしきい値電圧ｖｔｈを検出し、電源（図示せず
）よりの印加電圧がしきい値電圧ｖｔｈより低い時にＣ
ＰＵ１のリセット端子玉にリセット信号Ｘを出力し、逆
に印加電圧がしきい値電圧ｖｔｈより高くなったとき、
リセット信号Ａを出力してＣＰＵ１のリセットを解除し
て初期状態にする。６はＣＰＵ１からの指令信号Ｘを入
力するドライブ回路で、負荷４内の一例としてプリント
ヘッドを駆動するための駆動モータ５、プリントヘッド
をホームポジシコンへ復帰すせるための復帰用ソレノイ
ド６、プリントヘッドのワイヤを駆動するためのプリン
トソレノイド７などを駆動する信号を出力する。ドライ
ブ回路３は１個の抵抗Ｒと１個のトランジスタＴｒの直
列接続によってひとつの負荷に対応して図では６つ設け
られているが、実際には、例えばひとつの負荷であるプ
リントソレノイド７にしてみても、７つとか８つとかと
言ったように複数あり、負荷４全体としてももつと多数
になるが、図が複雑になるので、図示した駆動モータ５
、復帰用ソレノイド６及びプリントソレノイド７（代表
してそのうちのひとつを示す）を負荷４として例示しで
ある。したがってＣＰＵＩからドライブ回路６への指令
信号ＸもＸｌ、Ｘ２及び邪の６つの信号が例示されてい
る。
らストローブ信号、印字データ、コマンド信号など種々
の入力信号Ｓを受けて演算処理するＣＰＵ、２はこのＣ
ＰＵ１のしきい値電圧ｖｔｈを検出し、電源（図示せず
）よりの印加電圧がしきい値電圧ｖｔｈより低い時にＣ
ＰＵ１のリセット端子玉にリセット信号Ｘを出力し、逆
に印加電圧がしきい値電圧ｖｔｈより高くなったとき、
リセット信号Ａを出力してＣＰＵ１のリセットを解除し
て初期状態にする。６はＣＰＵ１からの指令信号Ｘを入
力するドライブ回路で、負荷４内の一例としてプリント
ヘッドを駆動するための駆動モータ５、プリントヘッド
をホームポジシコンへ復帰すせるための復帰用ソレノイ
ド６、プリントヘッドのワイヤを駆動するためのプリン
トソレノイド７などを駆動する信号を出力する。ドライ
ブ回路３は１個の抵抗Ｒと１個のトランジスタＴｒの直
列接続によってひとつの負荷に対応して図では６つ設け
られているが、実際には、例えばひとつの負荷であるプ
リントソレノイド７にしてみても、７つとか８つとかと
言ったように複数あり、負荷４全体としてももつと多数
になるが、図が複雑になるので、図示した駆動モータ５
、復帰用ソレノイド６及びプリントソレノイド７（代表
してそのうちのひとつを示す）を負荷４として例示しで
ある。したがってＣＰＵＩからドライブ回路６への指令
信号ＸもＸｌ、Ｘ２及び邪の６つの信号が例示されてい
る。
このような構成において、いま、電源を投入すると、第
２図に示したように電源電圧■は除々に上昇し、ＣＰＵ
１のしきい値電圧ｖｔｈを越えて、定格電圧（一般的に
は５■近辺）に達し安定する。
２図に示したように電源電圧■は除々に上昇し、ＣＰＵ
１のしきい値電圧ｖｔｈを越えて、定格電圧（一般的に
は５■近辺）に達し安定する。
この過程において、減電圧検出回路２は電源電圧ＶｆＪ
″−ＣＰＵ１のしきい値電圧ｖｔｈに達するまでは“Ｌ
”で、ＣＰＵ１のリセット端子πにはリセット信号Ａを
出力してＣＰＵ１をリセット状態にし、ＣＰＵ’ｌは外
部信号Ｓを受け付けない。一方電源電圧■がＣＰＵ１の
しきい値電圧ｖｔｈに達すると、減電圧検出回路２は”
ＩＩ”となり、ＣＰＵ１の７「１ツト端子Ｒにリセット
信号Ａを出力してＣＰＵ１のリセットを解除して、動作
状態にするため、ＣＰＵ１は外部信号Ｓを受け付け、種
々の演算・処理を可能とし、適宜にドライブ回路６へ指
令信号Ｘを出力し、後続の負荷４を動作させる。
″−ＣＰＵ１のしきい値電圧ｖｔｈに達するまでは“Ｌ
”で、ＣＰＵ１のリセット端子πにはリセット信号Ａを
出力してＣＰＵ１をリセット状態にし、ＣＰＵ’ｌは外
部信号Ｓを受け付けない。一方電源電圧■がＣＰＵ１の
しきい値電圧ｖｔｈに達すると、減電圧検出回路２は”
ＩＩ”となり、ＣＰＵ１の７「１ツト端子Ｒにリセット
信号Ａを出力してＣＰＵ１のリセットを解除して、動作
状態にするため、ＣＰＵ１は外部信号Ｓを受け付け、種
々の演算・処理を可能とし、適宜にドライブ回路６へ指
令信号Ｘを出力し、後続の負荷４を動作させる。
しかしながら、このような従来の装置において：は、電
源投入直後から電圧がＣＰＵ１のしきい値電圧ｖｔｈに
達するまでの間、ＣＰＵ１にはその動作保障電圧、すな
わちしきい値電圧Ｖｔｈよりも低い電圧が必ず印加され
るため、減電圧検出回路２からリセット信号ＷをＣＰＵ
１に出力して、ＣＰＵ １をリセット状態に保持してい
るにもかかわらず、ＣＰＵ１は誤動作して、指令信号Ｘ
を出力してしまうことが僅かではあったが生じてしまっ
た。
源投入直後から電圧がＣＰＵ１のしきい値電圧ｖｔｈに
達するまでの間、ＣＰＵ１にはその動作保障電圧、すな
わちしきい値電圧Ｖｔｈよりも低い電圧が必ず印加され
るため、減電圧検出回路２からリセット信号ＷをＣＰＵ
１に出力して、ＣＰＵ １をリセット状態に保持してい
るにもかかわらず、ＣＰＵ１は誤動作して、指令信号Ｘ
を出力してしまうことが僅かではあったが生じてしまっ
た。
この誤動作により、指令信号Ｘが出力されると、ドライ
ブ回路６では、ＣＰＵ１が正常な状態で出力した指令信
号Ｘと受けとり、トランジスタＴｒはスイッチングして
印字動作、紙送りなどをするための負荷４を動作してし
まう。この誤動作による印字、紙送りなどは誤動作のい
わゆる証拠として残ってしまうため、プリンタにおいて
は重大な欠陥としてみられてしまい、商品価値を大きく
損わせるものであった。
ブ回路６では、ＣＰＵ１が正常な状態で出力した指令信
号Ｘと受けとり、トランジスタＴｒはスイッチングして
印字動作、紙送りなどをするための負荷４を動作してし
まう。この誤動作による印字、紙送りなどは誤動作のい
わゆる証拠として残ってしまうため、プリンタにおいて
は重大な欠陥としてみられてしまい、商品価値を大きく
損わせるものであった。
この発明は係る上記の欠点に鑑みなされたもので、電源
電圧がＣＰＵのしきい値電圧ｖｔｈに達するまでの間、
すなわち、減電圧検出回路によってＣＰＵのリセットを
解除しない状態において、ＣＰＵが誤動作して指令信号
を出力しても、ドライブ回路より負荷を動作する信号を
出力しないようにして、最終的に誤印字、誤紙送りなど
の誤動作を防止するようにしたプリンタの誤動作防止方
式の提供を目的としたものである。
電圧がＣＰＵのしきい値電圧ｖｔｈに達するまでの間、
すなわち、減電圧検出回路によってＣＰＵのリセットを
解除しない状態において、ＣＰＵが誤動作して指令信号
を出力しても、ドライブ回路より負荷を動作する信号を
出力しないようにして、最終的に誤印字、誤紙送りなど
の誤動作を防止するようにしたプリンタの誤動作防止方
式の提供を目的としたものである。
上記の目的を達成するための、この発明の要旨とすると
ころは、前掲の特許請求の範囲に掲記した通りである。
ころは、前掲の特許請求の範囲に掲記した通りである。
つぎに、・この発明の好適ないくつかの実施例について
、第３図以下の図面を・参照して、詳細に説明する。
・ ・ □ 第３図はこの発明に係るプ゛リンタの誤動作防止方式の
実施例を示すブロック図、第４図はこの発明に係るプリ
ンタの誤動作防止方式の他の実施例を示すブロック図で
ある。
、第３図以下の図面を・参照して、詳細に説明する。
・ ・ □ 第３図はこの発明に係るプ゛リンタの誤動作防止方式の
実施例を示すブロック図、第４図はこの発明に係るプリ
ンタの誤動作防止方式の他の実施例を示すブロック図で
ある。
尚、第３図及び第４図において、前述の第１図と同一の
部分については同一の符号を付して説明を簡略する。
部分については同一の符号を付して説明を簡略する。
第３図において、１は外部信号Ｓを受けて種々１のしき
い値電圧Ｖｔｈより低いときはＣ’ＰＵ１にリセット信
号Ｘを出力して外部信号Ｓを受け入れず、したがって、
誤動作のない通常状態では指令信号Ｘを出力せずしきい
値電圧ｖｔｈより高いときはＣＰＵ’ｌにリセット信号
Ａを出力して、ＣＰＵ１をリセット解除し、外部信号Ｓ
を受け入れ、指令信号Ｘを出力できる状態を作る。１（
１０はドライブ回路で、減電圧検出回路２がリセット信
号τをＣ’Ｐ Ｕ １に出力して、Ｃ，ＰＵｌをリセッ
ト状態にしであるにもかかわらず、ＣＰＵ１が誤動作し
て指令信号Ｘをこのドライブ回路１００に出力してきて
も、後続の負荷４内の駆動モータ５、復帰用ソレノイド
６、プリントソレノイド７などを直接的に駆動するため
に設けられたドライブ回路内の駆動用トランジスタＴｒ
を動作しないようにしたこの発明の要部である。ドライ
ブ回路１００は、ＣＰＵ１の指令信号Ｘ１、Ｘ２、耶を
それぞれ入力するオープンコレクタ１０１．１０２．１
０３と、このオープンコレクタ１０１〜１０３にそれぞ
れ直列接続され、駆いる。また、各オープンコレクタ１
０１〜１０５と各トランジスタＴ「１〜Ｔｒ３の間には
、前述の減電圧検出回路２がＩＩＨ”すなわちリセット
信号ＡがＣＰＵ１に出力されているとき、このリセット
信号Ａから得られる電流を各トランジスタＴｒｉ〜Ｔｒ
３に流すだめの制限抵抗Ｒ１１〜１６が設けられている
。
い値電圧Ｖｔｈより低いときはＣ’ＰＵ１にリセット信
号Ｘを出力して外部信号Ｓを受け入れず、したがって、
誤動作のない通常状態では指令信号Ｘを出力せずしきい
値電圧ｖｔｈより高いときはＣＰＵ’ｌにリセット信号
Ａを出力して、ＣＰＵ１をリセット解除し、外部信号Ｓ
を受け入れ、指令信号Ｘを出力できる状態を作る。１（
１０はドライブ回路で、減電圧検出回路２がリセット信
号τをＣ’Ｐ Ｕ １に出力して、Ｃ，ＰＵｌをリセッ
ト状態にしであるにもかかわらず、ＣＰＵ１が誤動作し
て指令信号Ｘをこのドライブ回路１００に出力してきて
も、後続の負荷４内の駆動モータ５、復帰用ソレノイド
６、プリントソレノイド７などを直接的に駆動するため
に設けられたドライブ回路内の駆動用トランジスタＴｒ
を動作しないようにしたこの発明の要部である。ドライ
ブ回路１００は、ＣＰＵ１の指令信号Ｘ１、Ｘ２、耶を
それぞれ入力するオープンコレクタ１０１．１０２．１
０３と、このオープンコレクタ１０１〜１０３にそれぞ
れ直列接続され、駆いる。また、各オープンコレクタ１
０１〜１０５と各トランジスタＴ「１〜Ｔｒ３の間には
、前述の減電圧検出回路２がＩＩＨ”すなわちリセット
信号ＡがＣＰＵ１に出力されているとき、このリセット
信号Ａから得られる電流を各トランジスタＴｒｉ〜Ｔｒ
３に流すだめの制限抵抗Ｒ１１〜１６が設けられている
。
このような構成において、ＣＰＵ１に供給される電源（
図示せず）電圧が、ＣＰＵＩのしきい値電圧ｖｔｈまで
達せず、減電圧検出回路２よすＣＰＵ１にリセット信号
τが出力され、ＣＰＵＩがリセット状態であるどきに、
ＣＰＵ１が誤動作して指令信号Ｘ１を出力したとする（
他の指令信号Ｘ２、邪が出力されたときも同様であるの
で、以下指令信号Ｘ１についてのみ説明し、他の場合は
省略する）。この状態では、オープンコレクタ１０１の
入力出力されているので、制限抵抗Ｒ１１を通してトラ
ンジスタＴｒ１には電流が流れず、したがってトランジ
スタＴｒｉは動作しないため負荷４内の駆動モータ５は
駆動されない。よって、ＣＰＵＩがリセット状態で誤動
作により指令信号Ｘがドライブ回路１００に出力されて
も、負荷４は動作することがないため、従来のように、
誤印字、誤紙送りなどといった誤動作は防止されること
になる。一方、電源電圧がＣＰＵ１のしきい値電圧ｖｔ
ｈ以上に達して安定した場合には、減電圧検出回路２よ
りリセット信号ＡがＣＰＵ１に出力されるため、ＣＰＵ
１はリセット解除され、外部信号Ｓを受け入れて演算処
理可能１１通常状態となる。この状態においては、ＣＰ
ＵＩからまだ指令信号Ｘ１が出力されない場合には、オ
ープンコレクタ１０１の入力端子ａはＬ″であるので出
力端子すも”Ｌ”となり、減電圧検出回路２より出力さ
れるリセット信号Ａに基りＨ”の信号から得られる電流
は制限抵抗Ｒ１１、）を通るが、オープンコレクタ１０
１の出力端子すにない。しかし、ＣＰＵＩから指令信号
Ｘ１が出力されるとオープンコレクタ１０１０入力端子
ａはＩＩＨ′となり、出力端子すはＯＦＦ”となるため
、今度は減電圧検出回路２より出力されているリセット
信号Ａに基＜ ”Ｈ”の信号から得られる電流は制限抵
抗Ｒ１１を介してトランジスタＴｒｉのベースに供給さ
れ、トランジスタＴｒｉが駆動する。したがって、この
トランジスタＴｒｉに接続する駆動モータ５は、ＣＰＵ
１から指令信号Ｘ１が解除されるまで駆動されることに
なる。
図示せず）電圧が、ＣＰＵＩのしきい値電圧ｖｔｈまで
達せず、減電圧検出回路２よすＣＰＵ１にリセット信号
τが出力され、ＣＰＵＩがリセット状態であるどきに、
ＣＰＵ１が誤動作して指令信号Ｘ１を出力したとする（
他の指令信号Ｘ２、邪が出力されたときも同様であるの
で、以下指令信号Ｘ１についてのみ説明し、他の場合は
省略する）。この状態では、オープンコレクタ１０１の
入力出力されているので、制限抵抗Ｒ１１を通してトラ
ンジスタＴｒ１には電流が流れず、したがってトランジ
スタＴｒｉは動作しないため負荷４内の駆動モータ５は
駆動されない。よって、ＣＰＵＩがリセット状態で誤動
作により指令信号Ｘがドライブ回路１００に出力されて
も、負荷４は動作することがないため、従来のように、
誤印字、誤紙送りなどといった誤動作は防止されること
になる。一方、電源電圧がＣＰＵ１のしきい値電圧ｖｔ
ｈ以上に達して安定した場合には、減電圧検出回路２よ
りリセット信号ＡがＣＰＵ１に出力されるため、ＣＰＵ
１はリセット解除され、外部信号Ｓを受け入れて演算処
理可能１１通常状態となる。この状態においては、ＣＰ
ＵＩからまだ指令信号Ｘ１が出力されない場合には、オ
ープンコレクタ１０１の入力端子ａはＬ″であるので出
力端子すも”Ｌ”となり、減電圧検出回路２より出力さ
れるリセット信号Ａに基りＨ”の信号から得られる電流
は制限抵抗Ｒ１１、）を通るが、オープンコレクタ１０
１の出力端子すにない。しかし、ＣＰＵＩから指令信号
Ｘ１が出力されるとオープンコレクタ１０１０入力端子
ａはＩＩＨ′となり、出力端子すはＯＦＦ”となるため
、今度は減電圧検出回路２より出力されているリセット
信号Ａに基＜ ”Ｈ”の信号から得られる電流は制限抵
抗Ｒ１１を介してトランジスタＴｒｉのベースに供給さ
れ、トランジスタＴｒｉが駆動する。したがって、この
トランジスタＴｒｉに接続する駆動モータ５は、ＣＰＵ
１から指令信号Ｘ１が解除されるまで駆動されることに
なる。
つぎに第４図に図示した他の実施例について説明する。
尚、第４図において、ドライブ回路２００以外は第６図
で説明した第１の実施例と同一であるため、同一の符号
を付して説明を省略する。
で説明した第１の実施例と同一であるため、同一の符号
を付して説明を省略する。
第４図において、ドライブ回路２００は、ＣＰＵ１の指
令信号Ｘ１、Ｘ２、Ｘ３をそれぞれ入力する制限４をそ
れぞれ直接的に駆動する駆動用トランジスタＴｒ１、Ｔ
ｒ２、Ｔｒ３が設けられている。また、各制限抵抗Ｒ２
１〜Ｒ２３と各トランジスタＴｒｉ〜Ｔｒ３の中間点ｅ
Ｎ ｆ、ｇから減電圧検出回路２の出力端子に向う順方
向のダイオードＤ１、Ｄ２、Ｄ乙がそれぞれ設けられて
いる。
令信号Ｘ１、Ｘ２、Ｘ３をそれぞれ入力する制限４をそ
れぞれ直接的に駆動する駆動用トランジスタＴｒ１、Ｔ
ｒ２、Ｔｒ３が設けられている。また、各制限抵抗Ｒ２
１〜Ｒ２３と各トランジスタＴｒｉ〜Ｔｒ３の中間点ｅ
Ｎ ｆ、ｇから減電圧検出回路２の出力端子に向う順方
向のダイオードＤ１、Ｄ２、Ｄ乙がそれぞれ設けられて
いる。
このような構成において、ＣＰＵ１に供給される電源（
図示せず）電圧が、ＣＰ Ｕ、 １のしきい値電圧ｖｔ
ｈまで達せず、減電圧検出回路２よすＣＰＵ１に■下フ
ゴ信号Ｉが出力されて、ＣＰＴＪｌがリセット状態であ
るときに、Ｃ，Ｐ Ｕ、 １が誤動作して指令信号Ｘ１
を出力したとする（他の指令信号Ｘ２、Ｘ６が出力され
たときも同様であるので、以下指令信号Ｘ１についての
み説明し、他の場合は省略する）。この状態では制限抵
抗Ｒ２１の入力端りは指令信号Ｘ１が入力されるためａ
Ｈｎとなるが、出力側のｅ点では、減電圧検出回路２の
出力端がリセット解除Ｔ［１のペースには電流が供給さ
れず、したがって駆動モータ５は駆動されない。よって
、ＣＰＵ１がリセット状態で誤動作により指令信号Ｘが
ドライブ回路２００に出力されたとしても、負荷４は動
作することがない。一方、電源電圧がＣＰＵ１のしきい
値電圧Ｖｔｈ以上に達して安定した場合には、減電圧検
出回路２よりリセット信号１＋″−ＣＰＵ１に出力され
るため、ＣＰＵ１はリセット解除され外部信号Ｓを受け
入れて演算処理可能な通常状態となる。この状態におい
ては、ＣＰＵ１からまだ指令信号Ｘ１が出力されない場
合には、制限抵抗Ｒ２１の入力端りは＋＋ Ｌｌｌとな
っており、また減電圧検出回路２の出力端はリセット信
号Ａを出力してＨ＝’になっているが、ダイオードＤ１
を通過することが出来ないため、結局ｅ点はＩＩＬ”と
なる。
図示せず）電圧が、ＣＰ Ｕ、 １のしきい値電圧ｖｔ
ｈまで達せず、減電圧検出回路２よすＣＰＵ１に■下フ
ゴ信号Ｉが出力されて、ＣＰＴＪｌがリセット状態であ
るときに、Ｃ，Ｐ Ｕ、 １が誤動作して指令信号Ｘ１
を出力したとする（他の指令信号Ｘ２、Ｘ６が出力され
たときも同様であるので、以下指令信号Ｘ１についての
み説明し、他の場合は省略する）。この状態では制限抵
抗Ｒ２１の入力端りは指令信号Ｘ１が入力されるためａ
Ｈｎとなるが、出力側のｅ点では、減電圧検出回路２の
出力端がリセット解除Ｔ［１のペースには電流が供給さ
れず、したがって駆動モータ５は駆動されない。よって
、ＣＰＵ１がリセット状態で誤動作により指令信号Ｘが
ドライブ回路２００に出力されたとしても、負荷４は動
作することがない。一方、電源電圧がＣＰＵ１のしきい
値電圧Ｖｔｈ以上に達して安定した場合には、減電圧検
出回路２よりリセット信号１＋″−ＣＰＵ１に出力され
るため、ＣＰＵ１はリセット解除され外部信号Ｓを受け
入れて演算処理可能な通常状態となる。この状態におい
ては、ＣＰＵ１からまだ指令信号Ｘ１が出力されない場
合には、制限抵抗Ｒ２１の入力端りは＋＋ Ｌｌｌとな
っており、また減電圧検出回路２の出力端はリセット信
号Ａを出力してＨ＝’になっているが、ダイオードＤ１
を通過することが出来ないため、結局ｅ点はＩＩＬ”と
なる。
したがってトランジスタＴｒ１には電流が供給されず駆
動モータは動作されない。しかし、ＣＰＵ１から指令信
号Ｘ１が出力されると制限抵抗Ｒ２１の人ノヘースには
指令信号Ｘ１に基（電流が供給され、トランジスタＴｒ
ｉは動作するため、駆動モータ５はＣＰＵ１からの指令
信号Ｘ１が解除されるまで駆動されることになる。
動モータは動作されない。しかし、ＣＰＵ１から指令信
号Ｘ１が出力されると制限抵抗Ｒ２１の人ノヘースには
指令信号Ｘ１に基（電流が供給され、トランジスタＴｒ
ｉは動作するため、駆動モータ５はＣＰＵ１からの指令
信号Ｘ１が解除されるまで駆動されることになる。
尚、これまでの説明においては、電源投入時、すなわち
、ＣＰＵ１への印加電圧が除々に上昇して、しきい値電
圧■ｔｈを越え安定状態に達する場合について説明して
きたが、逆に電源切断時、すなわちＣＰＵ１への印加電
圧が安定状態から除々に下降して、しきい値電圧ｖｔｈ
を通過してゼロレベルに達する場合についてのドライブ
回路の動作については、上述の説明から容易に理解でき
よう。
、ＣＰＵ１への印加電圧が除々に上昇して、しきい値電
圧■ｔｈを越え安定状態に達する場合について説明して
きたが、逆に電源切断時、すなわちＣＰＵ１への印加電
圧が安定状態から除々に下降して、しきい値電圧ｖｔｈ
を通過してゼロレベルに達する場合についてのドライブ
回路の動作については、上述の説明から容易に理解でき
よう。
以上詳細に説明したように、この発明は、ＣＰＵへの電
源投入時及び切断時において、印加電圧がＣＰＵのしき
い値電圧ｖ＋ｈより低い、すなわち減電圧検出回路より
リセット信号がＣＰＵに出力されて、ＣＰＵをリセット
状態に保持しているに合、負荷の駆動を直接的に制御す
るトランジスタのベースへ、上述の指令信号に基く電流
を供給しないようにしたプリンタの誤動作防止方式を提
供することができるものである。
源投入時及び切断時において、印加電圧がＣＰＵのしき
い値電圧ｖ＋ｈより低い、すなわち減電圧検出回路より
リセット信号がＣＰＵに出力されて、ＣＰＵをリセット
状態に保持しているに合、負荷の駆動を直接的に制御す
るトランジスタのベースへ、上述の指令信号に基く電流
を供給しないようにしたプリンタの誤動作防止方式を提
供することができるものである。
したがって、この発明によれば、ＣＰＵにはリセットが
かかつているにもかかわらず、そのしきい値電圧より低
い状態で発生する誤動作に基く負荷の動作によって生ず
るプリンタとしては重大な欠陥である誤印字、誤紙送り
などを完全に防止することができるものである。
かかつているにもかかわらず、そのしきい値電圧より低
い状態で発生する誤動作に基く負荷の動作によって生ず
るプリンタとしては重大な欠陥である誤印字、誤紙送り
などを完全に防止することができるものである。
第１図は従来のプリンタの駆動回路を示すブロック図、
第２図はタイミングチャート、第６図はこの発明に係る
プリンタの誤動作防止方式の実施例を示すブロック図、
第４図はこの発明の他の実施例を示すブロック図である
。 １ ・−ＣＰＵ、２．、、減電圧検出回路、３．１００
．２００・・・ドライブ回路、４・・・負荷、５・・・
駆動モータ、６・・・復帰用ソレノイド、７・・・プリ
ントソレノイド、Ｒ２１、Ｒ２２、Ｒ２３・・・制限抵
抗、Ｄｌ、Ｄ２、Ｄ６・・・ダイオード、Ａ・・・リセ
ット信号、Ａ・・・リセット信号。
第２図はタイミングチャート、第６図はこの発明に係る
プリンタの誤動作防止方式の実施例を示すブロック図、
第４図はこの発明の他の実施例を示すブロック図である
。 １ ・−ＣＰＵ、２．、、減電圧検出回路、３．１００
．２００・・・ドライブ回路、４・・・負荷、５・・・
駆動モータ、６・・・復帰用ソレノイド、７・・・プリ
ントソレノイド、Ｒ２１、Ｒ２２、Ｒ２３・・・制限抵
抗、Ｄｌ、Ｄ２、Ｄ６・・・ダイオード、Ａ・・・リセ
ット信号、Ａ・・・リセット信号。
Claims (1)
- 外部信号の入力によって種々の演算処理を行なうＣＰＵ
と、このＣＰＵのしきい値電圧を検出してＣＰＵをリセ
ット解除する減電圧検出回路と、前記ＣＰＵよりの指令
信号により、駆動モータ、復帰用ソレノイド、プリント
ソレノイドなどの負荷駆動用トランジスタを含むドライ
ブ回路を備えたプリンタにおいて、前記減電圧検出回路
よりｊセット信号が前記ＣＰＵに出力されている状態で
、前記ＣＰＵから指令信号が前記ドライブ回路に出力さ
れた場合、前記ドライブ回路の前記駆動用トランジスタ
にベース電流を供給しないようにしたプリンタの誤動作
防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139927A JPS6031992A (ja) | 1983-07-30 | 1983-07-30 | プリンタの誤動作防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139927A JPS6031992A (ja) | 1983-07-30 | 1983-07-30 | プリンタの誤動作防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031992A true JPS6031992A (ja) | 1985-02-18 |
Family
ID=15256900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139927A Pending JPS6031992A (ja) | 1983-07-30 | 1983-07-30 | プリンタの誤動作防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031992A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0373377A (ja) * | 1989-04-28 | 1991-03-28 | Oki Electric Ind Co Ltd | プリンタ |
| CN114889338A (zh) * | 2022-03-31 | 2022-08-12 | 厦门汉印电子技术有限公司 | 一种侦测阈值设定方法、装置、打印机及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57144569A (en) * | 1981-03-03 | 1982-09-07 | Canon Inc | Power supply |
| JPS57161914A (en) * | 1981-03-30 | 1982-10-05 | Brother Ind Ltd | Initializing device for electronic control device |
-
1983
- 1983-07-30 JP JP58139927A patent/JPS6031992A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57144569A (en) * | 1981-03-03 | 1982-09-07 | Canon Inc | Power supply |
| JPS57161914A (en) * | 1981-03-30 | 1982-10-05 | Brother Ind Ltd | Initializing device for electronic control device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0373377A (ja) * | 1989-04-28 | 1991-03-28 | Oki Electric Ind Co Ltd | プリンタ |
| CN114889338A (zh) * | 2022-03-31 | 2022-08-12 | 厦门汉印电子技术有限公司 | 一种侦测阈值设定方法、装置、打印机及存储介质 |
| CN114889338B (zh) * | 2022-03-31 | 2023-04-07 | 厦门汉印电子技术有限公司 | 一种侦测阈值设定方法、装置、打印机及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4593349A (en) | Power sequencer | |
| US4255748A (en) | Bus fault detector | |
| EP0217044A1 (en) | Thermal print head heating circuit fault detection device | |
| JPS6031992A (ja) | プリンタの誤動作防止方法 | |
| US4951235A (en) | Option unit detecting apparatus for electronic equipment | |
| JP2644403B2 (ja) | Ｉｃ及びその温度アラーム制御方法 | |
| US7437448B1 (en) | Method and device for function selection of a control unit | |
| JP2000335047A (ja) | 画像形成装置 | |
| JP2587705Y2 (ja) | Ｃｐｕリセット回路及びこれを用いた熱線式検知器 | |
| JP2879400B2 (ja) | 交換機のリセット回路 | |
| JPS61248772A (ja) | プリンタ付電子機器 | |
| JPH09325833A (ja) | 制御システム | |
| JPH07168740A (ja) | ウォッチドッグ方法 | |
| JP3358089B2 (ja) | 光電スイッチ | |
| JPS5943778A (ja) | エレベ−タの制御装置 | |
| JP2522689Y2 (ja) | コンピュータの電圧監視回路 | |
| JPS6145542Y2 (ja) | ||
| JP2864438B2 (ja) | スイッチ入力検出方法 | |
| JP2940018B2 (ja) | 実装位置検出方式 | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JP2507755B2 (ja) | 温度コントロ―ラのヒ―タ通電停止回路 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPH05138917A (ja) | ラインサーマルヘツド保護回路 | |
| US20070006051A1 (en) | Fault diagnosis for power switch using existing current sense outputs | |
| JPH03256108A (ja) | デジタルシステムのリセット回路 |