JPS60263466A - Ｍｏｓ型半導体装置とその製造方法 - Google Patents
Ｍｏｓ型半導体装置とその製造方法Info
- Publication number
- JPS60263466A JPS60263466A JP11914384A JP11914384A JPS60263466A JP S60263466 A JPS60263466 A JP S60263466A JP 11914384 A JP11914384 A JP 11914384A JP 11914384 A JP11914384 A JP 11914384A JP S60263466 A JPS60263466 A JP S60263466A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- channel region
- film
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 4
- 239000012212 insulator Substances 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000004904 shortening Methods 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 7
- 229910052697 platinum Inorganic materials 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010894 electron beam technology Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 2
- -1 Platinum ions Chemical class 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000860832 Yoda Species 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は、半導体装置に係わり、特に絶縁体上の半導体
層中に形成されるＭＯ８型半導体装置の改良に関する。
層中に形成されるＭＯ８型半導体装置の改良に関する。
周知の如く、従来のように半導体層中に形成する素子を
微細化してこれを高集積・高速化するには限界があり、
これを越える手段として最近、多層に素子を形成する所
謂３次元半導体装置が開発されている。さらに、ＳＯ８
基板に代わるものとして、絶縁基板上の半導体（Ｓｏｌ
基板）中に素子を形成する技術等が提案されている。そ
して、これらを実現するための素子としては主にＭＯＳ
トランジスタの利用等が考えられている。
微細化してこれを高集積・高速化するには限界があり、
これを越える手段として最近、多層に素子を形成する所
謂３次元半導体装置が開発されている。さらに、ＳＯ８
基板に代わるものとして、絶縁基板上の半導体（Ｓｏｌ
基板）中に素子を形成する技術等が提案されている。そ
して、これらを実現するための素子としては主にＭＯＳ
トランジスタの利用等が考えられている。
ところで、上記の用途に供されるＭＯＳトランジスタは
ソース・ドレインを除き絶縁体に囲まれているため、特
にソース・ドレインの電極を除き、電気的に絶縁されて
いることになる。このＭＯＳトランジスタとして、例え
ばＮチャネルＭＯＳトランジスタを選びゲート・トレイ
ン電圧を印加して動作させると、ソースより流れ出した
電子はドレイン電圧に加速されてドレイン方向に流れる
。
ソース・ドレインを除き絶縁体に囲まれているため、特
にソース・ドレインの電極を除き、電気的に絶縁されて
いることになる。このＭＯＳトランジスタとして、例え
ばＮチャネルＭＯＳトランジスタを選びゲート・トレイ
ン電圧を印加して動作させると、ソースより流れ出した
電子はドレイン電圧に加速されてドレイン方向に流れる
。
この時、加速された電子はなだれ現象により電子・正孔
対を発生する。発生した電子・正孔対のうち電子はドレ
インに流れるが、正孔（ホール）は逃げ場所がないため
チャネル下の領域に蓄積される。そして、この蓄積され
たホールが電位を上昇させるため、より多くの電子がチ
ャネルを流れるようになり、所謂キンクと称される現象
を発生する。
対を発生する。発生した電子・正孔対のうち電子はドレ
インに流れるが、正孔（ホール）は逃げ場所がないため
チャネル下の領域に蓄積される。そして、この蓄積され
たホールが電位を上昇させるため、より多くの電子がチ
ャネルを流れるようになり、所謂キンクと称される現象
を発生する。
キンクの発生を防止するため、従来は第１図に示す如く
チャネルの側部を延長して電極を取り出しアースすると
いう方法を採っている。このため、！、 素子の面積は
必要以上に大きくなり、またアースのための電極を配線
する必要があり、高集積化のための障害ともなっていた
。なお、第１図中１１はチャネル領域、１２はゲート酸
化膜、１３はゲート電極、１４．１５はソース・ドレイ
ン領域、１６．１７．１８は引出し用電極を示している
。
チャネルの側部を延長して電極を取り出しアースすると
いう方法を採っている。このため、！、 素子の面積は
必要以上に大きくなり、またアースのための電極を配線
する必要があり、高集積化のための障害ともなっていた
。なお、第１図中１１はチャネル領域、１２はゲート酸
化膜、１３はゲート電極、１４．１５はソース・ドレイ
ン領域、１６．１７．１８は引出し用電極を示している
。
本発明の目的は、絶縁体上の半導体層からなるチャネル
領域をアースすることなく、キンクの発生を防止するこ
とができ、高集積・高速化をはかり得るＭＯ８型半導体
装置を提供することにある。
領域をアースすることなく、キンクの発生を防止するこ
とができ、高集積・高速化をはかり得るＭＯ８型半導体
装置を提供することにある。
本発明の骨子は、キャリアの寿命をチャネル領域の上部
と下部とで変えることにより、移動度等の低下をもたら
すことなく、キンク発生を防止することにある。
と下部とで変えることにより、移動度等の低下をもたら
すことなく、キンク発生を防止することにある。
即ち本発明は、絶縁体上に形成された半導体層に形成さ
れるＭＯ８型半導体装置において、ゲート電極下のチャ
ネル領域で電流が流れ易い表面領域よりも深い電流が流
れ離い領域のキャリア寿命を、上記表面領域のキャリア
寿命より短くしてなるものであり、上記キャリアの寿命
を短くする手段として、例えば前記半導体層の深い部分
に該半導体層のバンドギャップの中間に近いエネルギー
レベルのトラップを形成するイオンを注入するようにし
たものである。
れるＭＯ８型半導体装置において、ゲート電極下のチャ
ネル領域で電流が流れ易い表面領域よりも深い電流が流
れ離い領域のキャリア寿命を、上記表面領域のキャリア
寿命より短くしてなるものであり、上記キャリアの寿命
を短くする手段として、例えば前記半導体層の深い部分
に該半導体層のバンドギャップの中間に近いエネルギー
レベルのトラップを形成するイオンを注入するようにし
たものである。
本発明によれば、チャネル領域の下部（深い領域）のキ
ャリア寿命を、チャネル領域の上部（表面領域）のそれ
よりも短くしているので、移動度等の低下をもたらすこ
となく、キンク発生を未然に防止することができる。こ
のため、素子のチャネル領域をアースする必要がなくな
り、素子の面積が小さくなり、さらに製造工程も簡単に
なる。
ャリア寿命を、チャネル領域の上部（表面領域）のそれ
よりも短くしているので、移動度等の低下をもたらすこ
となく、キンク発生を未然に防止することができる。こ
のため、素子のチャネル領域をアースする必要がなくな
り、素子の面積が小さくなり、さらに製造工程も簡単に
なる。
従って、高集積・高速化に極めて有効であり、高集積・
高速の素子として実用上十分な特性を持たせることが可
能である。
高速の素子として実用上十分な特性を持たせることが可
能である。
まず、実施例を説明する前に、絶縁基板上の半導体層に
形成されたＭＯＳトランジスタのドレイン電流−電圧特
性のキャリア寿命依存性を第２図に示す。図中■〜■は
それぞれキャリア寿命が異なるもので、そのキャリア寿
命の長さの関係は■５− 〉■〉■〉■となっている。この図から、キャリアの寿
命が短くなるほど、キンクが発生し難くなることが明ら
かだが、キャリアの寿命が短くなると移動度等の低下を
もたらす危険性がある。このため、チャネル領域の浅い
所（表面領域）では寿命が長く、深い所で寿命が短いこ
とがキンクを防止する方法として良いことが判る。
形成されたＭＯＳトランジスタのドレイン電流−電圧特
性のキャリア寿命依存性を第２図に示す。図中■〜■は
それぞれキャリア寿命が異なるもので、そのキャリア寿
命の長さの関係は■５− 〉■〉■〉■となっている。この図から、キャリアの寿
命が短くなるほど、キンクが発生し難くなることが明ら
かだが、キャリアの寿命が短くなると移動度等の低下を
もたらす危険性がある。このため、チャネル領域の浅い
所（表面領域）では寿命が長く、深い所で寿命が短いこ
とがキンクを防止する方法として良いことが判る。
以下、本発明の詳細を図示の実施例によって説明する。
第３図（ａ）〜（Ｃ）は本発明の一実施例に係わるＭＯ
Ｓトランジスタの製造工程を示す断面図である。まず、
第３図（ａ）に示す如く絶縁基板（絶縁体）３１上に形
成され、既に素子分離された厚さ０．５［μｍ］のシリ
コン＠３２に対し、加速電圧２００ ［ＫｅＶ］で白金
をイオン注入し、シリコン層３２のチャネル領域となる
部分の下の領域に白金層３３を形成する。ここで、上記
シリコン層３２は絶縁基板３１上に堆積された多結晶シ
リコン膜を、例えば電子ビームアニールにより溶融・固
化して単結晶化されたものである。
Ｓトランジスタの製造工程を示す断面図である。まず、
第３図（ａ）に示す如く絶縁基板（絶縁体）３１上に形
成され、既に素子分離された厚さ０．５［μｍ］のシリ
コン＠３２に対し、加速電圧２００ ［ＫｅＶ］で白金
をイオン注入し、シリコン層３２のチャネル領域となる
部分の下の領域に白金層３３を形成する。ここで、上記
シリコン層３２は絶縁基板３１上に堆積された多結晶シ
リコン膜を、例えば電子ビームアニールにより溶融・固
化して単結晶化されたものである。
６−
次いで、第３図（ｂ）に示す如くシリコン層３２上にゲ
ート酸化膜３４を介してゲート電極３５を選択形成する
。続いて、不純物拡散によりソース・ドレイン領域３６
ａ、３６ｂを形成する。次いで、第３図（Ｃ）に示す如
く全面を絶縁膜３７で被覆し、コンタクトホールを形成
したのち、Ａ１膜等からなる配線層３８を形成すること
によりＭＯＳトランジスタが完成することになる。
ート酸化膜３４を介してゲート電極３５を選択形成する
。続いて、不純物拡散によりソース・ドレイン領域３６
ａ、３６ｂを形成する。次いで、第３図（Ｃ）に示す如
く全面を絶縁膜３７で被覆し、コンタクトホールを形成
したのち、Ａ１膜等からなる配線層３８を形成すること
によりＭＯＳトランジスタが完成することになる。
かくして形成されたＭＯＳトランジスタは、チャネル領
域の下部に白金層３３が形成されているので、チャネル
領域の表層領域は従来と同様であする必要もないので素
子の面積を小さくでき、且つアースのための配線層も不
要であるので製造工１ 程の簡略化をはかり得る。従っ
て、高集積・高速化に極めて有効であり、３次元半導体
装置等に適用して絶大なる効果を発揮する。
域の下部に白金層３３が形成されているので、チャネル
領域の表層領域は従来と同様であする必要もないので素
子の面積を小さくでき、且つアースのための配線層も不
要であるので製造工１ 程の簡略化をはかり得る。従っ
て、高集積・高速化に極めて有効であり、３次元半導体
装置等に適用して絶大なる効果を発揮する。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記白金層を形成するためのイオンの代り
には、前記半導体層のバンドギャップの中心付近のエネ
ルギーレベルのトラップを形成するイオンであれば用い
ることが可能である。
い。例えば、前記白金層を形成するためのイオンの代り
には、前記半導体層のバンドギャップの中心付近のエネ
ルギーレベルのトラップを形成するイオンであれば用い
ることが可能である。
さらに、トラップを形成するイオンの注入方法としては
、半導体層を形成する前に前記絶縁基板に予め該イオン
を注入しておき、半導体層を形成した後、注入したイオ
ンを絶縁基板側から半導体層に熱によって拡散させる等
の方法も考えられる。
、半導体層を形成する前に前記絶縁基板に予め該イオン
を注入しておき、半導体層を形成した後、注入したイオ
ンを絶縁基板側から半導体層に熱によって拡散させる等
の方法も考えられる。
また、半導体層を形成するためのアニール法としては、
電子ビームアニールの代りに、レーザビームアニール、
その他各種のアニール法を適用できるのは勿論のことで
ある。さらに、絶縁体として単結晶半導体基板上の絶縁
膜を用い、この上に形成する半導体層の一部を絶縁膜の
開孔を介して基板と一部接触させるようにしてもよい。
電子ビームアニールの代りに、レーザビームアニール、
その他各種のアニール法を適用できるのは勿論のことで
ある。さらに、絶縁体として単結晶半導体基板上の絶縁
膜を用い、この上に形成する半導体層の一部を絶縁膜の
開孔を介して基板と一部接触させるようにしてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
て実施することができる。
第１図は従来装置の概略構成を示す斜視図、第２図は従
来の問題点を説明するためのものでドレ、イン電流−電
圧特性を示す特性図、第３図（ａ）〜（Ｃ）は本発明の
一実施例に係わるＭＯＳトランジスタ製造工程を示す断
面図である。 ３１・・・絶縁基板（絶縁体）、３２・・・シリコン層
（半導体層）、３３・・・白金層、３４・・・ゲート酸
化膜、３５・・・ゲート電極、３６ａ、３６ｂ・・・ソ
ース・ドレイン領域、３７・・・絶縁膜、３８・・・配
線層。 出願人 工業技術院長 用田裕部 ９− １） 、Ｏ −一補
来の問題点を説明するためのものでドレ、イン電流−電
圧特性を示す特性図、第３図（ａ）〜（Ｃ）は本発明の
一実施例に係わるＭＯＳトランジスタ製造工程を示す断
面図である。 ３１・・・絶縁基板（絶縁体）、３２・・・シリコン層
（半導体層）、３３・・・白金層、３４・・・ゲート酸
化膜、３５・・・ゲート電極、３６ａ、３６ｂ・・・ソ
ース・ドレイン領域、３７・・・絶縁膜、３８・・・配
線層。 出願人 工業技術院長 用田裕部 ９− １） 、Ｏ −一補
Claims (1)
- 【特許請求の範囲】 （１）絶縁体上に形成された半導体層に形成されるＭＯ
８型半導体装置において、ゲート電極下のチャネル領域
で電流が流れ易い表面領域よりも深い電流が流れ難い領
域のキャリア寿命を、上記表面領域のキャリア寿命より
短くしてなることを特徴とするＭＯ８型半導体装置。 （′２Ｉ 前記キャリアの寿命を短くする手段として、
前記半導体層の深い部分に該半導体層のバンドギャップ
の中間に近いエネルギーレベルのトラップを形成するイ
オンを注入してなることを特徴とするＭＯ８型半導体装
置。 （３） 前記半導体層は、ビームアニールにより単結晶
化されたものであることを特徴とする特許請求の範囲第
１項記載のＭＯ８型半導体装置。 （由 前記絶縁体は準結晶半導体基板上に形成された絶
縁膜であり、前記半導体層はこの絶縁膜に設けられた開
孔を介して上記基板と一部接触していることを特徴とす
る特許請求の範囲第３項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11914384A JPS60263466A (ja) | 1984-06-12 | 1984-06-12 | Ｍｏｓ型半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11914384A JPS60263466A (ja) | 1984-06-12 | 1984-06-12 | Ｍｏｓ型半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263466A true JPS60263466A (ja) | 1985-12-26 |
| JPH0552672B2 JPH0552672B2 (ja) | 1993-08-06 |
Family
ID=14753980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11914384A Granted JPS60263466A (ja) | 1984-06-12 | 1984-06-12 | Ｍｏｓ型半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263466A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159767A (ja) * | 1988-12-13 | 1990-06-19 | Mitsubishi Electric Corp | 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ |
| JPH04171766A (ja) * | 1990-11-05 | 1992-06-18 | Nec Corp | 薄膜ｓｏｉ―ｍｏｓｆｅｔ及びその製造方法 |
| US5982002A (en) * | 1993-01-27 | 1999-11-09 | Seiko Instruments Inc. | Light valve having a semiconductor film and a fabrication process thereof |
| EP1143527A1 (en) * | 2000-04-04 | 2001-10-10 | Sharp Kabushiki Kaisha | Semiconductor device of soi structure |
-
1984
- 1984-06-12 JP JP11914384A patent/JPS60263466A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159767A (ja) * | 1988-12-13 | 1990-06-19 | Mitsubishi Electric Corp | 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ |
| JPH04171766A (ja) * | 1990-11-05 | 1992-06-18 | Nec Corp | 薄膜ｓｏｉ―ｍｏｓｆｅｔ及びその製造方法 |
| US5982002A (en) * | 1993-01-27 | 1999-11-09 | Seiko Instruments Inc. | Light valve having a semiconductor film and a fabrication process thereof |
| EP1143527A1 (en) * | 2000-04-04 | 2001-10-10 | Sharp Kabushiki Kaisha | Semiconductor device of soi structure |
| US6693326B2 (en) | 2000-04-04 | 2004-02-17 | Sharp Kabushiki Kaisha | Semiconductor device of SOI structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0552672B2 (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3650019A (en) | Methods of manufacturing semiconductor devices | |
| JP4009331B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH09232332A (ja) | 半導体装置 | |
| JPS60263466A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPS5893279A (ja) | 半導体装置の製造方法 | |
| JPS60241266A (ja) | 半導体装置及びその製造方法 | |
| JPS6143475A (ja) | Ｍｏｓ型半導体装置 | |
| JP3211773B2 (ja) | 半導体装置およびその製造方法 | |
| JP2888857B2 (ja) | 半導体装置 | |
| JPH0515069B2 (ja) | ||
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JP2569809B2 (ja) | 半導体装置の製造方法 | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0517713B2 (ja) | ||
| JPS6055658A (ja) | 半導体装置の製造方法 | |
| JPH09307102A (ja) | 半導体装置 | |
| JPH0475388A (ja) | 半導体装置およびその製造方法 | |
| WO1993020587A1 (en) | Mos structure for reducing snapback | |
| JPH0582068B2 (ja) | ||
| JPS609139A (ja) | 半導体集積回路装置 | |
| JPS59193043A (ja) | 半導体装置 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPH07183498A (ja) | 半導体装置 | |
| JPH0353534A (ja) | 半導体装置 | |
| JPH01196847A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |