JPS60262474A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPS60262474A JPS60262474A JP59117769A JP11776984A JPS60262474A JP S60262474 A JPS60262474 A JP S60262474A JP 59117769 A JP59117769 A JP 59117769A JP 11776984 A JP11776984 A JP 11776984A JP S60262474 A JPS60262474 A JP S60262474A
- Authority
- JP
- Japan
- Prior art keywords
- light
- side lead
- bed
- emitting
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は光半導体装置(=関し、特に2ケの発光素子と
1ケの受光素子を有しこれらの素子を樹脂封止した交流
入力カプラーに係わる。
1ケの受光素子を有しこれらの素子を樹脂封止した交流
入力カプラーに係わる。
周知の如く、光半導体装置例えば交流入力カプラーは、
論理回路結合、アナログリレー、モータ・コントロール
等に用いられ、その用途は拡大化されつつある。従来、
交流入力カプラーとしては、第3図及び第4図に示すも
のが知られている。ここで、第4図は第3図のX−X線
に示す断面図を示す。
論理回路結合、アナログリレー、モータ・コントロール
等に用いられ、その用途は拡大化されつつある。従来、
交流入力カプラーとしては、第3図及び第4図に示すも
のが知られている。ここで、第4図は第3図のX−X線
に示す断面図を示す。
図中の1m、lbは、夫々第1.第2の発光側リードフ
レームである。これら発光側リードフレームIs、Ib
の形状の貞なる夫々のベッド部ja、JbEは、夫々Q
aAiからなる第1゜第2の発光ペレッ) 3a 、3
bが夫々銀ペース)層4m、4bを介してマウントされ
ている・前記第1の発光ペレット3直と第2の発光側リ
ードフレーム1bのベッド部2b間にはがンデイングワ
イヤ5が設けられ、第2の発光ベレン)Jbと第1の発
光側リードフレーム1aのベッド部2a間には?ンデイ
ングヮイヤ6が設けられている。また、前記ベッド部2
a、2bの上方には、受光側リードフレーム7が対向し
て設けられている。この受光側リードフレーム7のベッ
ド部2Cj二は、銀ペースト層4Cを介してシリコンか
らなる受光ペレット8がマウントされている。前記ベッ
ド部2m、2bと2c間には、発光ベレン)3m 、3
b及び受光ペレット8を封止するように例えばシリコン
からなる樹脂層9が設けられている。
レームである。これら発光側リードフレームIs、Ib
の形状の貞なる夫々のベッド部ja、JbEは、夫々Q
aAiからなる第1゜第2の発光ペレッ) 3a 、3
bが夫々銀ペース)層4m、4bを介してマウントされ
ている・前記第1の発光ペレット3直と第2の発光側リ
ードフレーム1bのベッド部2b間にはがンデイングワ
イヤ5が設けられ、第2の発光ベレン)Jbと第1の発
光側リードフレーム1aのベッド部2a間には?ンデイ
ングヮイヤ6が設けられている。また、前記ベッド部2
a、2bの上方には、受光側リードフレーム7が対向し
て設けられている。この受光側リードフレーム7のベッ
ド部2Cj二は、銀ペースト層4Cを介してシリコンか
らなる受光ペレット8がマウントされている。前記ベッ
ド部2m、2bと2c間には、発光ベレン)3m 、3
b及び受光ペレット8を封止するように例えばシリコン
からなる樹脂層9が設けられている。
しかしながら、従来の交流入力カプラーによれば、第1
.第2の発光側リードフレーム1m。
.第2の発光側リードフレーム1m。
1bの夫々のベッド部Jja、Jjbの形状が異なるた
め、樹脂層9を形成する際、この樹脂層9が大きな面積
を有したベッド部(例えばJa)の方(=引張られる。
め、樹脂層9を形成する際、この樹脂層9が大きな面積
を有したベッド部(例えばJa)の方(=引張られる。
従って、図に示すようにベッド部2b上に形成された第
2の発光ペレット3bの一部が露出し発光ペレツ)Jb
が劣化するという問題を有する。なお、この問題は、第
5図のフィルム入りカプラーの場合に特C;顕著である
。同図において、11は第2の発光ペレツ)Jbと受光
ペレット8側の中間に設けられた高絶縁耐圧用のフィル
ムである。
2の発光ペレット3bの一部が露出し発光ペレツ)Jb
が劣化するという問題を有する。なお、この問題は、第
5図のフィルム入りカプラーの場合に特C;顕著である
。同図において、11は第2の発光ペレツ)Jbと受光
ペレット8側の中間に設けられた高絶縁耐圧用のフィル
ムである。
また、前記と同様な理由より、?ンディング位置が遠く
なり、がンデイングワイヤ5,6の長さが長くなる。更
C二、第2の発光ペレツ) 3bが露出して形成される
ため、この発光ペレット3bの下部の銀ペースト層4b
がしみ出し、ベッド部1bに接続されたメンディングワ
イヤ5との間に短絡が生じ易い。
なり、がンデイングワイヤ5,6の長さが長くなる。更
C二、第2の発光ペレツ) 3bが露出して形成される
ため、この発光ペレット3bの下部の銀ペースト層4b
がしみ出し、ベッド部1bに接続されたメンディングワ
イヤ5との間に短絡が生じ易い。
本発明は上記事情C:鑑みてなされたもので、2個の発
光ペレットを樹脂層で十分に封止して素子特性を向上す
るとともに、メンディングワイヤ等の短絡を回避し得る
光半導体装置を提供することを目的とする。
光ペレットを樹脂層で十分に封止して素子特性を向上す
るとともに、メンディングワイヤ等の短絡を回避し得る
光半導体装置を提供することを目的とする。
本発明は、発光ペレットを夫々マウントされ また一対
の発光側リードフレームと、このリードフレームの上方
に対向して設けられ、下部に受光ペレットをマウントさ
れた受光側リードフレームと、前記発光側リードフレー
ム及び受光側リードフレーム間に設けられ、上記各ペレ
ットを封止する樹脂層とを具備し、一対の発光側リード
フレームの夫々のベッド部が発光ペレット間の中心点を
基準として略点対称であることを特徴とするもので、発
光ペレットを樹脂層で十分に封止して素子特性の向上を
図るとともに、メンディングワイヤ等の短絡の阻止を図
るものである。
の発光側リードフレームと、このリードフレームの上方
に対向して設けられ、下部に受光ペレットをマウントさ
れた受光側リードフレームと、前記発光側リードフレー
ム及び受光側リードフレーム間に設けられ、上記各ペレ
ットを封止する樹脂層とを具備し、一対の発光側リード
フレームの夫々のベッド部が発光ペレット間の中心点を
基準として略点対称であることを特徴とするもので、発
光ペレットを樹脂層で十分に封止して素子特性の向上を
図るとともに、メンディングワイヤ等の短絡の阻止を図
るものである。
[発明の実施例〕
以下、本発明の一実施例に係る交流入力カプラーを第1
図及び第2図を参照して説明する。
図及び第2図を参照して説明する。
ここで、第2図は第1図のY−Y線に沿う断面図を示す
。なお、従来と同部材のものは同符号を付して説明を省
略する。
。なお、従来と同部材のものは同符号を付して説明を省
略する。
図中の218.21bは、夫々第1.第2の発光側リー
ドフレームであり、対をなしている。
ドフレームであり、対をなしている。
これら発光側リードフレーム21m、!Ibの先端部は
、夫々ベッド部22m、22bとなっている。これらベ
ッド部22a、2:8bは図中破線で境界を示したよう
に第1.第2の発光ペレツ)3m、Sb間の中心点を基
準として略点対称になっており、ベッド部22a、22
b全体の平面形状はほぼ正方形である。このため、ベッ
ト部22a、22bの面積は略同じとなる。
、夫々ベッド部22m、22bとなっている。これらベ
ッド部22a、2:8bは図中破線で境界を示したよう
に第1.第2の発光ペレツ)3m、Sb間の中心点を基
準として略点対称になっており、ベッド部22a、22
b全体の平面形状はほぼ正方形である。このため、ベッ
ト部22a、22bの面積は略同じとなる。
前記一対の第1.第2の発光側リードフレーム21a、
21bのペット部22a、22bと、受光側リードフレ
ーム7のベット部2C間には、発光ペレツ)Ja、、9
b及び受光ペレット8を封止するシリコン樹脂層23が
設けられている。
21bのペット部22a、22bと、受光側リードフレ
ーム7のベット部2C間には、発光ペレツ)Ja、、9
b及び受光ペレット8を封止するシリコン樹脂層23が
設けられている。
なお、この樹脂層23により、銀ペースト層4a〜4C
も完全に封止されている。
も完全に封止されている。
しかして、本発明によれば、第1.第2の発光側リード
フレーム;! 1 a # 2 J bのベッド部22
a、22bを第1.第2の発光ペレット3m、3b間の
中心点を基準として略点対称とした構造となっているた
め、前記ベッド部22m、22bの夫々の面積が略同じ
になる。
フレーム;! 1 a # 2 J bのベッド部22
a、22bを第1.第2の発光ペレット3m、3b間の
中心点を基準として略点対称とした構造となっているた
め、前記ベッド部22m、22bの夫々の面積が略同じ
になる。
従って、ベッド部22B、22bとベッド部2C間に樹
脂層23を形成した際、樹脂層23が両方のベッド部2
2a、22bを略均−に封止することができ、光量のバ
ラツキを軽減する等素子特性を向上できる。
脂層23を形成した際、樹脂層23が両方のベッド部2
2a、22bを略均−に封止することができ、光量のバ
ラツキを軽減する等素子特性を向上できる。
また、上記と同様の理由より、がンディングワイヤ5,
6を短縮できる。更に、発光ペレッ)Ja 、3bの外
銀ペースト層4m 、#bも完全に封止できることから
、従来の如く銀ペースト層のしみ出しに起因するがンデ
インワイヤとの短絡を回避できる。
6を短縮できる。更に、発光ペレッ)Ja 、3bの外
銀ペースト層4m 、#bも完全に封止できることから
、従来の如く銀ペースト層のしみ出しに起因するがンデ
インワイヤとの短絡を回避できる。
なお、上記実施例では、発光側リードフレームのベッド
部を第1.第2の発光ペレット間の中心点を基準として
略点対称にし、両ベッド部全体の平面形状が正方形であ
る場合について述べたが、これに限らない。前記ベッド
部が略点対称であれば、両ベッド部全体の平面形状は例
えば長方形でも第6図のように円形でもよい。
部を第1.第2の発光ペレット間の中心点を基準として
略点対称にし、両ベッド部全体の平面形状が正方形であ
る場合について述べたが、これに限らない。前記ベッド
部が略点対称であれば、両ベッド部全体の平面形状は例
えば長方形でも第6図のように円形でもよい。
なお、図中の24m、24bはベッド部を示す。
また、上記実施例では、交流入力カプラーに適用した場
合について述べたが、これに限らなし八〇 〔発明の効果〕 以上詳述した如く本発明によれば、2個の発光ペレット
を樹脂層で十分に封止して光量のバラツキを軽減する等
素子特性を向上するとともに、ボンディングワイヤ等の
短絡を回避し得る交入力カプラー等の光半導体装置を提
供できる9
合について述べたが、これに限らなし八〇 〔発明の効果〕 以上詳述した如く本発明によれば、2個の発光ペレット
を樹脂層で十分に封止して光量のバラツキを軽減する等
素子特性を向上するとともに、ボンディングワイヤ等の
短絡を回避し得る交入力カプラー等の光半導体装置を提
供できる9
第1図は本発明の一実施例に係る交入力カプラーの平面
図、第2図は第1図のYl−Y線に沿う断面図、第3図
は従来の交入力カプラーの平面図、第4図は第3図のX
−)i’線≦二清う断面図、第5図はフィルム入りカプ
ラーの側面図、第6図は本発明の他の実施例に係る交入
力カノラーの平面図である。 2c、22a、22b、24a、24b−・ベッド部、
sa、sb・・・発光ペレット、48〜4C・・・銀−
e−スト層、s 、e・・・がンディングヮ自 イヤ、7・・・受光側リードフレーム、21a。 21b・・・発光側リードフレーム、23・・・シリコ
ン樹脂層。
図、第2図は第1図のYl−Y線に沿う断面図、第3図
は従来の交入力カプラーの平面図、第4図は第3図のX
−)i’線≦二清う断面図、第5図はフィルム入りカプ
ラーの側面図、第6図は本発明の他の実施例に係る交入
力カノラーの平面図である。 2c、22a、22b、24a、24b−・ベッド部、
sa、sb・・・発光ペレット、48〜4C・・・銀−
e−スト層、s 、e・・・がンディングヮ自 イヤ、7・・・受光側リードフレーム、21a。 21b・・・発光側リードフレーム、23・・・シリコ
ン樹脂層。
Claims (1)
- 発光ペレットが夫々マウントされた一対の発光側リード
フレームと、このリードフレームの上方(二対向して設
けられ、下部に受光ペレットがマウントされた受光側リ
ードフレームと、前記発光側リードフレーム及び受光側
リードフレーム間に設けられ上記各ペレットを封止する
樹脂層とを具備し、一対の発光側リードフレームの夫々
のベッド部が、発光ペレット間の中心点を基準として略
点対称であることを特徴とする光半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59117769A JPS60262474A (ja) | 1984-06-08 | 1984-06-08 | 光半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59117769A JPS60262474A (ja) | 1984-06-08 | 1984-06-08 | 光半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60262474A true JPS60262474A (ja) | 1985-12-25 |
Family
ID=14719864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59117769A Pending JPS60262474A (ja) | 1984-06-08 | 1984-06-08 | 光半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60262474A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621265U (ja) * | 1992-08-13 | 1994-03-18 | 松下電工株式会社 | リードフレームのカップリング構造 |
EP1249874A3 (en) * | 2001-04-09 | 2008-06-04 | Kabushiki Kaisha Toshiba | Light emitting device |
-
1984
- 1984-06-08 JP JP59117769A patent/JPS60262474A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621265U (ja) * | 1992-08-13 | 1994-03-18 | 松下電工株式会社 | リードフレームのカップリング構造 |
EP1249874A3 (en) * | 2001-04-09 | 2008-06-04 | Kabushiki Kaisha Toshiba | Light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09260436A (ja) | 半導体装置 | |
KR102196397B1 (ko) | 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법 | |
JPS60262474A (ja) | 光半導体装置 | |
JPS622628A (ja) | 半導体装置 | |
JP3816114B2 (ja) | 光結合装置 | |
JPS63308943A (ja) | 半導体装置 | |
JPH06196759A (ja) | 発光素子 | |
JPH0677520A (ja) | 光半導体装置 | |
JPH02133942A (ja) | セラミックチップキャリア型半導体装置 | |
JPS6254974A (ja) | 光結合半導体装置 | |
TW411540B (en) | Stacked MCM micro ball grid array package | |
JP3232697B2 (ja) | 樹脂封止型半導体装置 | |
JPS5915502B2 (ja) | 光結合半導体装置 | |
JPS628529A (ja) | 半導体装置の製造方法 | |
JPH0648883Y2 (ja) | 光結合素子 | |
KR200254415Y1 (ko) | 반도체패키지 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JPH10178146A (ja) | リードフレームと半導体装置 | |
JPH01273343A (ja) | リードフレーム | |
JPS6062140A (ja) | 樹脂封止型半導体装置 | |
JPH0888310A (ja) | 樹脂封止半導体装置 | |
JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたlsi構造 | |
JPH09153569A (ja) | 樹脂封止型半導体装置 | |
JPH08264678A (ja) | 樹脂封止型半導体装置 | |
CN108010890A (zh) | 芯片封装结构和方法 |