JPS60261106A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS60261106A
JPS60261106A JP11702084A JP11702084A JPS60261106A JP S60261106 A JPS60261106 A JP S60261106A JP 11702084 A JP11702084 A JP 11702084A JP 11702084 A JP11702084 A JP 11702084A JP S60261106 A JPS60261106 A JP S60261106A
Authority
JP
Japan
Prior art keywords
thick film
cosi
semiconductor element
temperature coefficient
positive temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11702084A
Other languages
English (en)
Other versions
JPH0534805B2 (ja
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11702084A priority Critical patent/JPS60261106A/ja
Publication of JPS60261106A publication Critical patent/JPS60261106A/ja
Publication of JPH0534805B2 publication Critical patent/JPH0534805B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリブトを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 BaTiO3系半導体からなる素子は所定温度以上で急
激に抵抗値が増大するスイッチング特性及びスイッチン
グ後の自己発熱特性を有し、昇温特性が速く自己温度制
御機能を有し、外部の制御回路を必要としないため広く
利用されている。
従来の正特性サーミスタ発熱体はBaTi0 J半導体
粉末を加圧成形した後、焼成して得ていたが、実用可能
な厚膜状の正特性サーミスタ発熱体を得ることは困難で
あるとされていた。
従来、BaTi0J半導体を膜状に加工する方法と1−
7ては、次のようなものが知られて℃・る。
0)ディスク形に成形した後、焼成したものを薄片に研
磨する。
(2)真空蒸着法により基板上に薄膜を形成する。
(3) BaTi0孫半導体粉末に導電性の添加剤とガ
ラスフリットを加えてペースト状とし、基板」二にスク
リーン印刷した後、焼成する。
しかし、前記■の方法ではBaTi0孫半導体の結晶粒
子径が大きくもろいため、膜状にまで研磨することは甚
だ困難である。また、前記■の方法では操作か面倒であ
り、発熱体に適した大電力を得ることがむつかしい。さ
らに、前記■の方法では面積抵抗が高くなり易く制御が
困難であり、発熱体には適さず、またあらかじめガラス
フリットを調合、焼成しておかなければならず、面倒で
あると共にガラスフリットの材質によってはBaTi0
 J半導体の持つスイッチング特性及び自己発熱特性を
劣化させる。そして、ガラスフリットを加えることによ
りBaTi0J半導体とガラスフリットの耐熱性、熱膨
張係数の差から熱衝撃に弱く、熱伝導が妨げられる。さ
らに、導電性の添加剤とガラスフリットを均一に混合す
ることは困難であり、特性にばらつきを生じる原因の一
つとなって℃・る。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリッiを用いずに厚膜状にす
ることにより熱衝撃性、熱伝導性に優れ、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
i0孫半導体粉末にCo3Si、Co2Si、CoSi
、CoSi2のうち少なくとも一種類以上を1.0〜6
0.0重量%加えてペースト状にした混合物を基板上に
塗布して厚膜状とした後、焼成することにより厚膜型正
特性半導体素子を得ようとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaTiO3系半導体粉末同志の電気的接続のために導
電性添加剤が必要であり 、BaTiO3系粉末同志を
物理的に接続するのにガラスフリットが必要であった。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとして、co、Si、Co7
Si、CoSi4たけCoSi2を用いたところに訪徴
を有している。これらco、Si、Co2Si、CoS
i。
C0812は常温では導体でちり、10oO〜11Qo
″C以−1−の温度になると一部分が分解して粒子表面
に8102が析出するが、粒子内部は元のま寸で表面の
8102膜により分解が阻止される。従って、BaTi
O3系半導体粉末と、Co3Si 、 Co2Si 、
 CoSiまたはCo3工。
粉末を混合して焼成すると、Co5Si 、 Co2S
i 、 CoSi寸たはC0812の表面に析出する5
102がガラスフリットと同じ役割をし、粒子内部が導
電性添加剤の役割をするため、Co3Si、Co2Si
、CoSi またはC08i2を添加するだけでガラス
フリットを必要としなし・厚膜型正特性半導体素子が得
られる。
また、導電性金属を添加することにより、熱伝導性が悪
いガラスフリットに較べ熱伝導性が良くなり、熱衝撃性
も向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 BaTi03に1.Oモ/l/%のNb2O,を加え1
3000Gで焼成した後、粉砕してBaTi0 B 系
半導体粉末を得る。前記BaTiO3系半導体粉末に全
重量に対して10.0重量%のCo3Si粉末を加え均
一に混合し、さらにσ−テルピネオールを加えてペース
ト状混合物1を作る。
一方、AI、0.などからなる基板2上にあらかじめ一
対のAgなとの導電性物質からなる電極3゜4を設けて
おき、前記電極3,4上にその電極3゜4の一部が残る
ように前記ペースト状混合物1をスクリーン印刷などに
より塗布し、室温から10℃/ minの昇温速度で1
350℃まで昇温し、1時間保持した後、炉内放冷する
。このようにして厚膜型正特性半導体素子を得た。
実施例2 実施例1と同様にしてBaTiO3に3.0モル%のY
2O6を加え12600Cで焼成した後、粉砕してBa
Ti05系半導体粉末を得る。前記BaTiO3系半導
体粉末に全重量に対して5.0重量%のGo、、Si粉
末と16.0重量%のCoSi 粉末を加え均一に混合
し1、::らにa−テルピネオールを加えてペースト状
混合物1にする。ついて、実施例1と同様に前記基板2
ににあらかじめ前記電極3,4の一部か残るように前記
ペースト状混合物1をスクリーン印刷などにより塗布し
、室温がら100c/ minの昇温速度で1300’
Cまで昇温し、3o分間保持した後、炉内放冷する。こ
のようにして厚膜型半導体素子を前局 こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合3.8KQ4rl であり、実施例2の場
合2.5晒であり、各々の温度と抵抗値の関係は第2図
に示した通りであった。第2図でAは実施例1により得
られた素子の特性、Bは実施例2の場合の特性である。
また、導電性金属としてCoSi 、、粉末を添加した
場合でも前記特性と同等のものが得られ、これらCo3
Si、Go、、Si、CoSi、CoSiメまそれぞれ
単体で添加しても複数種類を組合せて添加しても同様の
効果があることを実験により確認した。
発明の効果 以上のように本発明の製造方法によれば、Go、Si、
Co2Si、GoSi またはCoSi2粉末が従来の
導電性添加剤とガラスフリットの両方の役割をはたし、
電気的接続、物理的接続に十分な効果があり、ガラスフ
リットなしで厚膜状正特性半導体素子が得られることと
なる。
また、ガラスフリットという熱伝導の悪℃・ものにかわ
って熱伝導のよい導電性金属のCo3Si。
Go 2Si 、 CoSi 、 CoSi 2 を用
見・ることにより、熱伝導が良くなり熱衝撃性も向上す
る。さらに、スクリーン印刷などにより製造できること
から作業が容易で量産が可能である。
なお、本発明においてBΔTie3 系半導体粉末とし
てはBaTi05 に各種の添加剤を加えて半導体化し
たものであればなんでもよい。また、Co3Si。
Co2Si、CoSi、CoSi2 粉末の添加量を全
重量に対して1〜60重量%と規定したのは、1重量%
未満では面積抵抗が大きくなりすぎ発熱体に不適当であ
り、BaTi0.粉末同志の物理的固定もできなく、一
方60重量%を越えると面積抵抗が小さくなりすぎ、自
己制御特性(P T Oq性)が小さくなり発熱体に不
適当になるためである。さらに、BaTi03系半導体
粉末とCo3Si%13o2Si、CoSi、CoSi
2粉末をペースト状にするのに有機溶剤(実施例ではa
−テルピネオール)す用いたが、ペースト状にできるも
のであればなんでもよ℃・。
以上述べたように本発明によれば、ガラスフリットを必
要としない厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・・・・・ペースト状混合物、2・・・・・・基板
、3,4・・・−・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 一 メ一ぢ、 凌(θC1

Claims (1)

  1. 【特許請求の範囲】 BaTiO3系半導体粉末にCo3Si 、 Co2S
    i 、 CoSi 。 CoSi 2のうち少なくとも一種類以上をLO〜60
    .Q重量係加え、ペースト状にした混合物を基板−]−
    に塗布して厚膜状とした後、焼成してなることを特徴と
    する厚膜型正特性半導体素子の製造方法。
JP11702084A 1984-06-07 1984-06-07 厚膜型正特性半導体素子の製造方法 Granted JPS60261106A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11702084A JPS60261106A (ja) 1984-06-07 1984-06-07 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11702084A JPS60261106A (ja) 1984-06-07 1984-06-07 厚膜型正特性半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60261106A true JPS60261106A (ja) 1985-12-24
JPH0534805B2 JPH0534805B2 (ja) 1993-05-25

Family

ID=14701453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11702084A Granted JPS60261106A (ja) 1984-06-07 1984-06-07 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60261106A (ja)

Also Published As

Publication number Publication date
JPH0534805B2 (ja) 1993-05-25

Similar Documents

Publication Publication Date Title
JPS60261106A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064406A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158206A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206104A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064404A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064407A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158202A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012704A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法