JPS6064406A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS6064406A
JPS6064406A JP17345183A JP17345183A JPS6064406A JP S6064406 A JPS6064406 A JP S6064406A JP 17345183 A JP17345183 A JP 17345183A JP 17345183 A JP17345183 A JP 17345183A JP S6064406 A JPS6064406 A JP S6064406A
Authority
JP
Japan
Prior art keywords
thick film
batio3
semiconductor element
positive temperature
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17345183A
Other languages
English (en)
Other versions
JPH04565B2 (ja
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17345183A priority Critical patent/JPS6064406A/ja
Publication of JPS6064406A publication Critical patent/JPS6064406A/ja
Publication of JPH04565B2 publication Critical patent/JPH04565B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明Fi後器の保温、加熱などに用いられる面状発熱
体のなかで、ガラスフリットを必要としない厚膜型正特
性半導体素子の製造方法に関するものである。
従来例の構成とその問題点 BaTiO3系半導体からなる素子は所定温度以上で急
激に抵抗値が増大するスイッチング特性及びスイッチン
グ後の自己発熱特性を有し、昇温特性が速く自己温度制
御機能を有し、外部の制御回路を必要としないため広く
利用されている。
従来の正’t5’t’lザーミスタ発熱体けBaTiO
3系半導体粉末を加圧成形した後、焼成して得ていたが
、実用uf能な厚膜状の正特性ザーミスタ発熱体をイ!
Iることは困難であるとされていたー 従来、mTio、系半導体を膜状に加工する方法として
は、次のようなものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上にl:ケ膜を形成する。
■ BaTiO3系半導体粉末に導電性の添加剤とガラ
スフリットを加えてペースト状とし、基板上にスクリー
ン印刷した後、焼成する、。
しかし、前記■の方法ではBaTiO3系半導体の結晶
粒子径が大きくもろいため、膜状にまでtVt[磨する
ことit acだ困餌1である。寸た、1)11記■の
方法では操作が面倒であり、発熱体に適した入電力を得
ることがむつかしい。さらに、前記■の方法では面積抵
抗が高くな9易く制御が困yi+であり、発熱体には適
感ず、またあらかじめガラスフリットを調合、焼成して
おかなければならず、面倒であると共にガラスフリット
の材質によってはBaTiO3系半導体の持つスイッチ
ング特性及び自己発熱特性を劣化させる。そして、ガラ
スフリットヲ加えることによりBaTiO3系半導体と
ガラスフリットの耐熱性、熱膨張係数の差から熱衝撃に
弱く、熱伝導が妨げられる。さらに、導電性の添加剤と
ガラスフリットを均一に混合することけ困難であり、特
性にばらつきを生じる原因の一つとな−〕ている。
発明の目的 そこで不発明では前記従来技術の欠点であった製造上の
繁雑さ全解決し、ガラスフリット’を用いずに厚膜状に
することによυ熱衝撃性、熱伝導性に優れ、均一な特性
を持′つ厚膜型正特性半導体素子を容易に製造できる方
法を提供することを目的としている。
発明の1:16成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iO3系半導体粉末にZrSi 、 Zr5iz (7
)うち少なくとも1種類を全重量に対して1〜60重量
%加メてペースト状にした混合物を基板上に塗布して厚
膜状とした後焼成する仁とにより厚膜型1F特性半導体
素子を得ようとするものである。
従来の導電性添加剤とガラスフ’/ ソトを用いる方法
でけBaTiO3系半導体粉末同志の電気的接続のため
に導電性添加剤が必要であり、BaTiO3系粉末同志
を物理的に接続するのにガラスフリットが必要であった
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはたすものとしてZrSiまたけZrS
i2 を用いたところに特徴を有している。
コOZrSi 、 ZrSi2け常温でit導体であり
、1oOo〜1100℃以」二の温度になると一部分が
分解して粒子表面ttc 5in2が析出するが、粒子
内部は元のままで表面の5i02膜により分解が阻止さ
れる。従って、BaTiO3系半導体粉末とZrSiま
たけZrSi2粉末を混合して焼成すると、ZrSi寸
たit Zr5i7の表面に析出する5i02がガラス
フリットと同じ役割をし、粒子内部が導電性添加剤の役
割をするため、ZrSiまたけZrSi2 を添加する
だけでガラスフリットを必要としない厚膜型正特性半導
体素子が得られる。
また、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較べ熱伝導性が良くなり、熱衝撃性も
向上する。
実施例の説明 以下に不発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 BaTiOxに1D モル% ODyzOs を加え1
000℃で焼成した後、粉砕してBaTiO3系半導体
粉末を得る。前記BaTiO3系半導体粉末に全重量に
対して8.0重量%のZrSi粉末を加え均一に混合し
、さらにα−テルピネオールを加えてペースト状混合物
1を作る。
一方、A1203fxどからなる基板2上にあらかじめ
一対のAHなどの導電性物質からなる電極3゜4を設け
ておき、前記電極3.4上にその電極3゜4の一部が残
るように前記ペースト状混合物1をスクリーン印刷など
により塗布し、室温から10℃7 minの昇温速度で
1350℃まで昇温し、1時間保持した後、炉内放冷す
る。このようにして厚膜型+E特性半導体素子をイ!)
だ。
実施例2 実施例1と同様にしてBaTiO3に3.0モルチのD
yO3を加え1250℃で焼成した後、粉砕してBa’
l’i05系半導体粉末を前半導体粉末TiO3系半導
体粉末に全重量に対して48.0重量%のZrSi2粉
末を加え均一に混合し、さらにα−テルピネオールを加
えてペースト状混合物1にする。ついで、実施例1と同
様に前記基板2上にあらかじめl!fl iie電極3
.4f:設けておき、前記電極3.4の一部が残るよう
に前記ペースト状混合物1をスクリーン印刷などにより
塗布し、室温から10℃7 minの昇温速度で130
0℃まで昇温し、30分間保持した後、炉内放冷する。
このようにして厚膜型半導体素子を得た。
こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合2.9にΩ/Cm2であり、実施例2の場
合0.4ににl/ao2であり、各々のη・11度と拭
ツノL値の関係は第2図に示した通りであった。第2図
でAは実施例1により得られた素子の特性、Bは実施例
2の場合の特性である。
発明の効果 以上のように本発明の製造方法によれば、ZrSiまた
);i ZrSi2粉末が従来の導電性添加剤とガラス
フリットの両方の役割をはたし、電気的接続、物理的接
続に十分な効果があり、ガラスフリットなしで厚膜状正
特性半導体素子が得られることとなる。
また、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属のZrSi 、 ZrSi2
を用いることによシ、熱伝導が良くなり熱衝撃性も向」
ニする。きらにスクリーン印刷などにより製造できるこ
とから作業が容易で量産が1if能である。
なお、本発明においてBaTiO3系半導体粉末として
はBaTi0.に各種の添加剤を加えて半導体化したも
のであればなんでもよい。また、Zr3i 、 ZrS
i2粉末の添加量を全重量に対して1〜60重量%と規
定したのは、1重量%未満では面積抵抗が大きくなυす
ぎ発熱体に不適当であり、BaT傾3粉末同志の物理的
固定もできなく、一方60重量%を越えると面積抵抗が
小さくなりすぎ、自己制御/l、7性(PTC特性)が
小さくなり発熱体に不適当になるためである。また、実
施例では導電性金属として1種類添加した場合のみ示し
たが、複数種類の全添加量が規定量内であれば同様の効
果があることを確認した。さらに、BaTiO3系半導
体粉末とZrSi 、 Zr5iz粉末をペースト状に
するのに、有機溶剤(実施例でけα−テルピネオール)
を用いたが、ペースト状にできるものであればなんでも
よい。
以」二述べたように本発明によれば、ガラスフリットを
必要としない厚膜型止!1!i性半導体素子が容易に製
造でき、その実用土の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜祝図、第2図r[本発明の実施例
による素子の温度と抵抗値の関係を示す図である。 1・・・・・・ペースト状混合物、2・°・・・・基板
、3,4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図 第2図 501001502011) 250 →温り1 (°C)

Claims (1)

    【特許請求の範囲】
  1. BaTiO3系半導体粉末にZrSiまたl′1ZrS
    i2のうち少なくとも1種類を1〜60重量%加え、ペ
    ースト状にした混合物を基板上に塗布して厚膜状とした
    後、焼成してなることを特徴とする厚膜型正特性半導体
    素子の製造方法。
JP17345183A 1983-09-19 1983-09-19 厚膜型正特性半導体素子の製造方法 Granted JPS6064406A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17345183A JPS6064406A (ja) 1983-09-19 1983-09-19 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17345183A JPS6064406A (ja) 1983-09-19 1983-09-19 厚膜型正特性半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS6064406A true JPS6064406A (ja) 1985-04-13
JPH04565B2 JPH04565B2 (ja) 1992-01-08

Family

ID=15960707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17345183A Granted JPS6064406A (ja) 1983-09-19 1983-09-19 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6064406A (ja)

Also Published As

Publication number Publication date
JPH04565B2 (ja) 1992-01-08

Similar Documents

Publication Publication Date Title
JPS6064406A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261106A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158206A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064403A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158205A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101006A (ja) 厚膜型正特性半導体素子の製造方法