JPS6025755Y2 - 混成メモリ装置 - Google Patents

Description

【考案の詳細な説明】 本考案は、耐振性、耐環境性に優れ、主に自動車、シー
ケンス装置等に塔載して好適な混成メモリ装置に関する
。

従来の磁性線メモリ装置は、別々に密封パッケージされ
た抵抗器、蓄電器、半導体素子等の個別部品をエポキシ
ガラス等の印刷配線板上に実装して周辺回路を構成し、
かつ同一の印刷配線板上に別に形成された磁性線メモリ
素子を実装している。

断種の磁性線メモリ装置は個別部品の端子密度に制約が
あるため、結線作業が煩雑で実装密度を飛躍的に向上す
ることは困難であった。

また、このような磁性線メモリ装置を動作させた状態に
おいて、磁性線メモリ素子に誘導される雑音の高周波成
分が大きい場合には重大な影響を及ぼすという欠点があ
った。

本考案は上述の欠点を除き、かつ全体としての外部端子
数を大幅に減少せしめ、以て高い集積密度を確保できる
とともに、超小型、高信頼性の混成メモリ装置を提供す
ることを目的としている。

すなわち本考案は、導電路を印刷形成した磁器基板の一
表面上に、磁性線メモリ素子並びにそれを駆動する周辺
回路を配置して一体に密封したことを特徴とする混成メ
モリ装置である。

次に本考案の一実施例を第１図および第２図に示し、以
下これについて説明する。

図中、１は磁器基板、２は導電路、３は厚膜抵抗、４は
チップコンデンサ、５はトランジスタ、ダイオード等か
らなる半導体チップ部品、および６は磁性線メモリ素子
である。

また７は外部端子、８はケースである。

第１図において、磁器基板１上には厚膜集積回路技術に
より導電路２および厚膜抵抗３が印刷形成されている。

さらに導電路２にはチップコンデンサ４が半田付けられ
るとともに、トランジスタ、ダイオード等の半導体チッ
プ部品５がワイヤボンディングにより接続されている。

前記磁器基板１の同一表面上には、磁性線メモリ素子６
を配置し接続するとともに、厚膜抵抗３、チップコンデ
ンサ４および半導体チップ部品５等で磁性線メモリ素子
６を駆動する周辺回路を構成している。

さらに第２図に示すように、磁器基板１上の導電路２か
らは、それぞれ外部端子７が引き出されており、磁性線
メモリ素子６およびその周辺回路が単一のケース８で覆
われて密封パッケージされている。

以上のように構成すれば、磁性線メモリ素子６を駆動す
る周辺回路を厚膜集積回路技術で形成するため、従来に
比べ安定性の優れた回路配置にでき、装置全体としての
外部端子数を大幅に減少せしめ、以つ高い集積密度を確
保でき、超小型の混成メモリ装置を実現できる。

したがって、本考案は均一な電気的特性が得られるとと
もに、磁性線メモリ素子６の布線の短縮により雑音特性
を改良し、磁性線メモリ装置６の誤動作や故障の原因を
も少なくてきる。

さらに本考案は、磁器基板１上に実装した磁性線メモリ
素子６とその周辺回路を単一のケース８て覆って密封構
造としているため耐拡性、耐環境性に僅れ、主に自動車
、シーケンス装置等に塔載して好適なものにできる。

すなわち本考案は、超小型、高信頼性、低価格の混成メ
モリ装置を提供できる。

【図面の簡単な説明】

第１図二本考案に係る実装状態の一実施例を示す斜視図
、第２図二本考案の一実施例を示す断面説明図。 １・・・・・・磁器基板、２・・・・・・導電路、３・
・曲厚膜抵抗、４・・・・・・チップコンデンサ、５・
・・・・・半導体チップ部品、６・・・・・・磁性線メ
モリ素子、７・・間外部端子、８・・・・・・ケース。

Claims (1)

【実用新案登録請求の範囲】
1. 導電路を印刷形成した磁器基板の一表面上に、磁性線メ
   モリ素子並ひにそれを駆動する周辺回路を配置して一体
   に密封したことを特徴とする混成メモリ装置。